TSMC fa il punto sui processi produttivi del futuro a 3 e 2 nanometri

Durante il North American Technology Symposium 2023, TSMC ha fatto il punto sulla roadmap dei processi produttivi N3 e N2, più volgarmente detti a 3 e 2 nanometri. La famiglia di processi N3 è l'ultima basata su transistor FinFET, ma non per questo è meno importante perché resterà al centro della scena per moltissimi anni grazie alle tantissime varianti ottimizzate per differenti applicazioni.

Nella famiglia di processi N3 ci sono quattro varianti principali: N3 (o N3B), N3E, N3P e N3X. La prima rappresenta la tecnologia di base, N3E è ottimizzata per ridurre i costi, N3P è indirizzata a chi ricerca prestazioni migliori e infine N3X è un processo di fascia alta per CPU e altre applicazioni ad alte prestazioni come quelle del settore HPC.

In realtà, come sottolinea Anandtech, vi sarebbe anche una quinta variante chiamata N3S, pensata per massimizzare la densità di transistor, ma TSMC non ne ha parlato. La fonderia taiwanese ha invece citato una variante chiamata N3AE, Auto Early, per applicazioni automotive che farà da apripista a N3A nel 2025.

Il processo N3 - già nella fase di produzione in volumi - prevede fino a 25 layer EUV, con l'uso del double-patterning per alcuni layer al fine di ottenere chip con una densità di transistor maggiore rispetto al processo N5. Si tratta di un processo costoso, che verosimilmente sarà usato da pochi clienti.

N3E usa fino a 19 layer EUV e non si basa sul doppio patterning, cosa che riduce complessità e costi. Allo stesso tempo, però, N3E offre una densità logica inferiore rispetto a N3 e ha le stesse dimensioni della cella SRAM del processo N5 di TSMC, garantendo rese superiori.

N3P è un'evoluzione di N3E con transistor ottimizzati che consentono di aumentare le prestazioni del 5% con la stessa dispersione o ridurre il consumo del 5% ~ 10% alla stessa frequenza. Il nuovo processo incrementa anche la densità dei transistor del 4% per quei progetti che TSMC definisce "misti", cioè quelli costituiti da circuiti logici al 50%, SRAM al 30% e componenti analogici al 20%.

La fonderia taiwanese ha migliorato la densità di N3P intervenendo sulle prestazioni ottiche dei suoi scanner. "N3P nasce per aumentare le prestazioni, garantendo prestazioni superiori del 5%, almeno del 5% in più rispetto a N3E", ha dichiarato Kevin Zhang, Vice President of Business Development di TSMC. "Presenta anche uno shrink ottico del 2%, che porta la densità dei transistor a 1,04x".

N3P mantiene le regole di progettazione di N3E, consentendo ai progettisti di portare i design sviluppati su N3E al nuovo processo. TSMC assicura che N3P sarà pronto per la produzione in volumi nella seconda metà del 2024. Infine, per le società che puntano alle massime prestazioni, come i produttori di CPU e GPU per il segmento HPC, c'è il processo N3X.

N3X offre velocità di clock superiori di almeno il 5% rispetto a N3P grazie alla maggiore tolleranza alle tensioni più alte - TSMC parla di tensioni di (almeno) 1,2 volt. N3X offrirà la stessa densità di N3P e sarà pronto per la produzione nel 2025.

Sul fronte dei processi N2 (via Anandtech), che introdurranno i nuovi transistor GAAFET (gate-all-around) basati su nanofogli (nanosheet), TSMC si aspetta l'avvio della produzione nel 2025. I nuovi transistor garantiranno una minore dispersione di corrente grazie ai gate su tutti e quattro i lati del canale e la possibilità di intervenire proprio sull'ampiezza del canale per regolare prestazioni e consumi.

Secondo la società dovremmo attenderci un miglioramento prestazionale fino al 15% rispetto a N3E con gli stessi consumi, e fino al 30% di riduzione dei consumi alla stessa velocità, con una densità superiore (1,15x).

Nel 2026 arriverà N2P con alimentazione dal retro e poi toccherà a N2X. Alimentazione dal retro significa disaccoppiare la connettività I/O e i collegamenti di alimentazione dei transistor, ottimizzando la trasmissione del segnale eliminando la necessità di far passare l'alimentazione al lato anteriore del wafer. Al momento TSMC non ha fornito dati riguardo N2P, ma sarà pronto alla produzione a inizio 2026 con i primi chip probabilmente in arrivo nel 2027. Intel, concorrente di TSMC, punta a introdurre il processo 20A con alimentazione dal retro (PowerVia) nel 2024.

Infine, per quanto riguarda N2X si parla di una variante su misura per applicazioni ad alte prestazioni (HPC) che richiedono tensioni e clock superiori. Anche in questo caso non sono state comunicate maggiori informazioni.