Sono 50 le nuove istruzioni SSE4

All'IDF Intel anticipa le caratteristiche del prossimo set di istruzioni SSE4, atteso al debutto con le future cpu a 45 nanometri di tecnologia produttiva
di Paolo Corsini pubblicata il 28 Settembre 2006, alle 10:02 nel canale ProcessoriIntel
Tra le novità annunciate in occasione dell'Intel Developer Forum 2006 di San Francisco, una delle più interessanti riguarda il nuovo set di istruzioni che Intel introdurrà all'interno delle proprie cpu costruite con tecnologia produttiva a 45 nanometri.
E' presumibile che queste nuove 50 istruzioni prenderanno il nome di SSE4, richiamando di conseguenza i 3 precedenti set di istruzioni multimediali che Intel ha presentato nel corso degli ultimi anni.
I set di istruzioni SSE4 sono del tipo Streaming SIMD, single instruction multiple data; questo implica che siano capaci di ripetere la stessa operazione con più di un elemento di dati, al posto di richiedere che ogni istruzione sia direttamente legata ad un elemento dati, permettendo di ottenere un generale incremento della velocità di elaborazione.
Le prime cpu dotate di questo set di istruzioni, pertanto, saranno quelle attualmente note con il nome in codice di Penryn. Il loro debutto non è previsto prima del 2008.
Il nuovo set di 50 istruzioni SSE4 permetterà di velocizzare l'esecuzione di applicazioni di tipo multimediale. Fra le nuove istruzioni citiamo i sottogruppi Floating Point Dot Product (DPPS, DPPD) ed i Floating Point Round (ROUNDPS, ROUNDSS, ROUNDPD, ROUNDSD), coinvolti nell'ottimizzazione delle scene 2D e 3D, a tutto vantaggio degli ambiti gaming ed in generale in tutti quelli che richiedono un uso massiccio dei calcoli in virgola mobile.
24 Commenti
Gli autori dei commenti, e non la redazione, sono responsabili dei contenuti da loro inseriti - infoStrano
strano, e allora perchè su questo sito quahttp://www.tomshw.it/cpu.php?guide=20060910
Cpu-z riporta che il processore Core 2 quadro supporta già le istrusioni SSE4
che queste nella news siano sse5 o estensioni alle sse4 attuali?
A quanto ho capito no. Hanno delle SSE 3 "espanse". Credo chiamate SSSE (notare le 3 S in più all'inizio).
Certo che la Intel coi nomi ci prende proprio...
Comunque sono molto più veloci delle SSE 3 "lisce" perchè eseguono le istruzioni a 128 bit in uno solo ciclo di clock, invece che 2.
[Aggiunta] link di wikipedia: http://en.wikipedia.org/wiki/SSSE3
Un pò e un pò
(quasi) Tutte le istruzioni SSE1/2/3 che coinvolgono operandi a 128 bit sono eseguite da architetture Core 2 in un solo ciclo di clock, contro i 2 necessari sulle altre architetture.
Queste SSSE3 sono in effetti alcune nuove istruzioni, che molti avevano previsto si chiamassero SSE4, mentre invece alla fine Intel ha deciso di dare questo nome alle estensioni SSE delle future evoluzioni delle sue microarchitetture.
Non credo che le prime CPU a 65 nm di AMD integreranno queste istruzioni, e quasi sicuramente non lo faranno neppure i primi processori basati su K8L. Sicuro che verranno integrate le SSSE3.
Devi effettuare il login per poter commentare
Se non sei ancora registrato, puoi farlo attraverso questo form.
Se sei già registrato e loggato nel sito, puoi inserire il tuo commento.
Si tenga presente quanto letto nel regolamento, nel rispetto del "quieto vivere".