[Thread Ufficiale] CPU Zen 14/12/7nm: AMD Ryzen!

[skadex]

Originariamente inviato da amon.akira

5ghz p.core 3.8e.core 7350...1.248v 175w 86°

Grazie .

[FreeMan]

Vorrei "ricordare" che la discussione NON tratta di mobo, dissipatori, configurazioni e qualsiasi cavolo di argomento vi venga in mente.

il thread ha il suo topic che mi pare anche piuttosto chiaro, o no?

si chiude per un pò sperando che anche chi risponde alle domande OT si renda conto che anche lui sta sbagliando.

>bYeZ<

[paolo.oliva2]

https://www.hardwaretimes.com/amd-ze...cement-in-jan/

Riporta che la V-cache sarà montata anche sul 5800X, oltre al 5900X e 5950X.

[FroZen]

Mmmmmmm interessante

[fraussantin]

Originariamente inviato da paolo.oliva2

https://www.hardwaretimes.com/amd-ze...cement-in-jan/

Riporta che la V-cache sarà montata anche sul 5800X, oltre al 5900X e 5950X.

La questa cache 3dV é nel chiplet come una cache normale o a parte?

Perché se é nel chiplet immagino che sarà in tutti visto che il chiplet é uno per tutta la gamma

[FroZen]

Originariamente inviato da fraussantin

La questa cache 3dV é nel chiplet come una cache normale o a parte?

Perché se é nel chiplet immagino che sarà in tutti visto che il chiplet é uno per tutta la gamma

È un modulo a parte che si innesta sopra il die cpu

No ce l’avranno solo i “top di gamma”

Sono curioso di vedere se il famoso nuovo step B2 porti da solo qualcosa sul tavolo oltre poi alla 3d cache

Sono curioso anche di vedere come si comporterà termicamente il tutto e la dimensione fisica del die, non vorrei ci vogliano dei distanziali/viti più corte

Vai lisa sorprendici ancora una volta

[paolo.oliva2]

Originariamente inviato da fraussantin

La questa cache 3dV é nel chiplet come una cache normale o a parte?

Perché se é nel chiplet immagino che sarà in tutti visto che il chiplet é uno per tutta la gamma

La cache viene impilata (attaccata ) successivamente

Io credo che chiplet e cache abbiano produzioni separate, dopodiché vengono testati per scartare i fallati, per i chiplet pure la selezione, dopodiché viene impilata la cache.

Penso questo perché si dice che l'impilazione a blocchi ridurrebbe i costi ed aumenterebbe le rese... ciò può essere valido unicamente se la produzione è divisa, altrimenti se i blocchi fossero uniti, che differenza ci sarebbe dal monolitico?

Ops, ti hanno già risposto, sono arrivato lungo.

[paolo.oliva2]

Boh... Sono tutti articoli che di simile hanno le date, esempio sono già in produzione, verranno presentati al CES... poi ognuno ci ricama sopra.

Esempio, dal fatto che sono già in produzione, qualcuno ci ha ricamato che sarebbero stati distribuiti a dicembre, altri dopo il CES (gennaio), e altri a febbraio/marzo... La versione ufficiale è il 1⁰ trimestre 2022.

Poi credo che B2 sia il proseguo di B0, quindi mi pare da scartare il discorso del passaggio al 6nm dal 7nm. Dubito (anche se possibile) che possa essere la 3a stesura su un 6nm.

Più o meno ufficialmente lo step B2 è dato per migliorare la resa, di altro non si parla.

Però secondo me non vai a fare un'altra stesura solamente per la resa su un modello che comunque lascerà il posto a Zen4 nel 2022.

C'è chi riporta un miglioramento delle frequenze ed una efficienza migliore... oltre ad una maggiore overcloccabilità
Ovvio che se sempre sul 7nm i miglioramenti saranno esigui, diverso se sul 6nm.

* Fantasia ON

TSMC aveva annunciato oltre all'impilazione anche una dissipazione specifica per l'impilazione, verticale fino a 4 livelli, mi pare di ricordare.
Ci potrebbe anche stare che Zen3 variante B2 e impilazione L3 aggiuntiva possa implementare una prova di dissipazione?

* Fantasia OFF

[fraussantin]

Originariamente inviato da FroZen

È un modulo a parte che si innesta sopra il die cpu

No ce l&rsquo;avranno solo i &ldquo;top di gamma&rdquo;

Sono curioso di vedere se il famoso nuovo step B2 porti da solo qualcosa sul tavolo oltre poi alla 3d cache

Sono curioso anche di vedere come si comporterà termicamente il tutto e la dimensione fisica del die, non vorrei ci vogliano dei distanziali/viti più corte

Vai lisa sorprendici ancora una volta

Ah ecco allora si .

Per sopra intendi proprio fisicamente sopra?Non a fianco? E come cav... Fanno poi per chiudere il pacco e raffreddare tutto? Sono molto curioso di vedere cosa sono inventati

Originariamente inviato da paolo.oliva2

Boh...

* Fantasia ON



TSMC aveva annunciato oltre all'impilazione anche una dissipazione specifica per l'impilazione, verticale fino a 4 livelli, mi pare di ricordare.

Ci potrebbe anche stare che Zen3 variante B2 e impilazione L3 aggiuntiva possa implementare una prova di dissipazione?



* Fantasia OFF

Questo potrebbe anche spiegare che lo step

ecco fantasia a parte qualcosa di strano devono per forza inventarselo , per gli spessori e per ciò che resta sotto

[paolo.oliva2]

https://semiengineering.com/missing-...and-standards/

In generale

[FroZen]

Originariamente inviato da fraussantin

Ah ecco allora si .

Per sopra intendi proprio fisicamente sopra?Non a fianco? E come cav... Fanno poi per chiudere il pacco e raffreddare tutto? Sono molto curioso di vedere cosa sono inventati

è una estensione della cache L3 quindi deve stare molto vicino alla cpu percui si sono inventati sto montaggio 3D della stessa intorno al core per averla su "più livelli"...suppongo che essendo la cache anche abbastanza sensibile alla temperatura si saranno inventati qualcosa per dissiparla al meglio e non inficiare troppo la hotspot visto che già sono caldi quando frullano (a proposito, alder lake ha una hotspot? non mi pare...) se poi impanini i core, a maggior ragione.....

[paolo.oliva2]

https://www.tomshw.it/hardware/tsmc-...ento-ad-acqua/

Qua è un post sul raffreddamento che potremmo avere in futuro, forse su Zen4.
Considerando che i rumors parlano di TDP di Zen4 superiori a Zen3 e visto le caratteristiche annunciate da Lisa sul 5nm (-50% di consumo con +25% di frequenza su un'area del -50%), a me pare che se già il 7nm presenta prb di dissipazione dovuti alla densità, senza alcun accorgimento un 5nm non potrebbe raggiungere TDP superiori al 7nn.

E qui un WOW ad Intel ci sta tutto per essere riuscita a dissipare consumi ragguardevoli su densità silicio uguali o maggiori al 7nm TSMC. I 469W raggiunti in OC da un 12900K sarebbero da fusione per il 7nm TSMC.

Quello che pare incredibile, sono le parole di Papermaster che riporta che nel 2025 AMD sarebbe in grado di raggiungere una efficienza di 30X quella attuale.

https://www.tomshw.it/hardware/amd-p...hip-in-4-anni/

Essendo Epyc + VGA, potrebbe essere un mix di tutto, ma un ritorno pure minimo nel desktop mi sembra plausibile.

Se da una parte è "meravigliosa" l'accelerazione tecnologica, dall'altra parte è sempre più difficile tenere a bada la scimmia. Una volta era una prassi spendere di più per avere il meglio così da rimandare il prox acquisto di qualche anno. Difficile applicarlo oggi.

[paolo.oliva2]

https://www.thefpsreview.com/2021/11...rmance-review/

Una rece aggiornata agli ultimi driver

[paolo.oliva2]

https://www.hwupgrade.it/news/cpu/ci...on_102409.html

[paolo.oliva2]

https://www.hardwaretimes.com/amd-ze...-august-rumor/

CPU Ryzen 6000 basate su AMD Zen 4 in arrivo a luglio/agosto, CPU Intel Raptor Lake di 13a generazione ad agosto

Come riportato (rumor), Zen4 sarà 24/48TH core vs Raptor anch'esso 24 core ma 32TH.
.Zen4 dovrebbe avere un aumento di IPC del 25%, vs Raptor che

Non è chiaro che tipo di miglioramenti a livello di base porterà Raptor Lake, ma l'aumento dell'IPC dovrebbe essere minimo. In termini di prestazioni multi-thread, tuttavia, dovremmo vedere un aggiornamento tangibile con il doppio dei core di efficienza. Le SKU Core i9 di fascia alta avranno 8 core ad alte prestazioni e 16 core ad efficienza, portando il numero complessivo di core a 24

.
Sottolineando che si tratta di un rumors, l'aumento di prestazioni su questo sarebbe:
Raptor aggiungerebbe 8 Core E (8TH) con un aumento minimo di IPC.
Zen4 aggiungerebbe 8 core (16TH) con un aumento del 25% di IPC.
Non so quanto guadagnerà un Raptor X24 su un 12900K X16 (trattandosi di +8 core 1 TH), ma Zen4 su un 5950X guadagnerebbe +50% di core con +25% di prestazioni a core (aumento IPC)... +87,5% complessivi, vicini al doppio, con consumi simili.
A mele e pere, sarebbe già tanto un Raptor X24 a +25% su un 12900K, mentre un Zen4 a +87,5% su un 5950X, dovrebbe almeno andare +50% sul Raptor.
È facile immaginare la situazione Threadripper e server. Se già ora è in forse che Raptor potrebbe contrastare X24/X32 fascia Threadripper, con il plus dell'87,5% di Zen4, già l'X24 base Zen4 dovrebbe fornire una prestazione di poco inferiore ad un X48 ipotetico Zen3, più che sufficiente da essere irraggiungibile da qualsiasi Raptor (escluso sistemi da 1KW).

[paolo.oliva2]

https://www.digitimes.com/news/a20211201PD205.html

La famiglia 3DFabric di TSMC di stacking di silicio 3D e tecnologie di packaging avanzate è nella fase successiva del suo sviluppo, passando dall'integrazione del sistema al ridimensionamento del sistema, secondo Douglas Yu, VP di Pathfinding for System Integration.

È interessante la coincidenza di tempistica in vista della produzione di massa di Zen4.
Per ammissione di AMD, troveremo molte implementazioni di sto tipo su Zen 5, ma è presumibile che Zen4 non si limiterà alla sola impilazione della L3.

La speranza è che la competizione porti ad un abbassamento del costo/prestazioni e non a nessun vantaggio per NOI e più guadagno per AMD.

[paolo.oliva2]

https://www.tomshardware.com/news/ts...n-of-3nm-chips

Ci siamo. TSMC ha reso disponibile il 3nm (N3) per la produzione a rischio. La produzione commerciale è prevista ad inizio 2023.

Taiwan Semiconductor Manufacturing Co. ha iniziato la produzione a rischio di chip utilizzando il suo processo di fabbricazione N3 (classe 3 nm), si legge in due rapporti da Taiwan. Come al solito, il produttore a contratto di chip e i suoi partner impiegheranno diversi trimestri per perfezionare la tecnologia e i progetti prima che entrambi entrino nella produzione ad alto volume (HVM).

TSMC ha avviato la produzione pilota di chip N3 presso il suo Fab 18 presso il Southern Taiwan Science Park vicino a Tainan, secondo quanto riportato da DigiTimes e TechTaiwan . I chip HVM che utilizzano il nuovo nodo inizieranno nella seconda metà dell'anno, ma poiché il tempo di ciclo per il nuovo processo è di oltre 100 giorni, i primi chip N3 realizzati da TSMC verranno spediti all'inizio del 2023.

TSMC promette un guadagno di prestazioni dal 10% al 15% (a parità di potenza e numero di transistor), fino al 30% di riduzione di potenza (a parità di clock e complessità), fino al 70% di guadagno di densità logica e fino al 20% di SRAM guadagno di densità.

Altri progettisti di chip potrebbero aspettare che TSMC introduca il suo N3E, una versione estesa di N3, prima di saltare sul carro dei 3 nm. Si dice che N3E sia caratterizzato da una finestra di processo migliorata, che è una scelta più ampia di parametri di produzione per ottenere buoni rendimenti insieme a miglioramenti delle prestazioni e minore potenza. N3E sarà disponibile solo alla fine del 2023 o all'inizio del 2024.

[paolo.oliva2]

Non c'è più nessuno? 😧 Ho postato 3 bombe e nessun commento. Mi sento solo...

[FroZen]

Eravamo corsi a aprire la finestra

Che ti devo dire paolo non mi appassionano ragionamenti di massima su ipotesi e rumors da qui a due anni, a malapena ricordo cosa ho mangiato a cena ieri e al più fantastico su cosa mangerò a cena questa sera

A me interessa un zen3 8 core da tirare a mortte, meglio se con cache impilata, tutto il resto mi interesserà nel 2023 in base a quello che ci sarà sperando di avere un budget

[Gyammy85]

La situazione è chiara, stanno investendo di più e quindi accelerano, ma sono più che altro cose dette e ridette, un pò come tutti gli annunci di case sconosciute che affermano di avere la mega cpu definitiva da qui al 2050
Siamo tutti in attesa del ces, e appena partiranno i leak su lovelace/rdna3/zen 4 ci sarà da divertirsi