PRINCIPI DI OVERCLOCK DEL CHIPSET 975X

[v_parrello]

Per chi è interessato all'argomento nel post al seguente link ci sono spunti molto interessanti e corredati da molte prove che sono nati proprio dal commento degli articoli riportati all'inizio di queso post:
http://www.xtremesystems.org/forums/...d.php?t=114998

[tury80]

interessantissimo

non vedo l'ora che mi arrivi il 6400+p5b del per verificare il tutto.


O.T.
@v_parrello
vedo che hai uno storage da paura
complimenti

[sirus]

Forse (e dico forse visto che non dispongo ne di mainboard ne di CPU per fare queste prove), la teoria di FCG sul NBCC potrebbe essere avvalorata dalla "relativa" facilità con cui gli X6800 (che hanno il molti sbloccato anche verso l'alto) salgono quando si imposta un moltiplicatore superiore a 11 che è quello di default.
Impostando per esempio un 12*266 con un X6800 il chipset verrebbe downcloccato (se la teoria di FCG fosse corretta) a 266*1.5*11/12=365.75 invece degli iniziali 266*1.5=400.
Quindi per "riportare" la frequenza del NB alle specifiche di fabbrica, dovremmo impostare il FSB a 290... così facendo si by-passa il problema NB ma si sposta il problema sulla CPU che andrebbe a 290*12=3480 e che necessiterebbe di un raffreddamento adeguato.

Forse dal punto di vista teorico, quanto dice FCG è corretto, ora è necessario trovare dei test (non i soli rilevamenti di Sandra) che confermino la teoria e che la "aggancino" a quella di Tony.

Originariamente inviato da v_parrello

Mi riferisco a delle prove fatte per confrontare chipset 965 e 975 in cui veniva utilizzato il moltiplicatore della CPU per avere la stessa percentuale di overclock cambiando solo il FSB (http://www.xtremesystems.org/forums/...ighlight=final). In queste prove si vedeva chiaramente che una Asus P5W DH con FSB=400 MHz e CPU a 400x9=3.6 GHz eguagliava in prestazioni una Gigabyte 965P DS3 con FSB=450 MHz e CPU a 450x8=3.6 GHz.
Quindi stando a quanto dice FCG nella Asus il NBCC dovrebbe essere 400 MHz, mentre nella Gigabyte 965P DS3 il NBCC dovrebbe essere 400*9/8=506,25 MHz.
Quindi un chipset che sta a 400 MHz eguaglia un chipset che sta a 506,25 MHz a parità del resto. Da quanto visto dalle prove fatte da Tony la banda della memoria dovrebbe essere maggiore della abnda a 400 MHz (di molto).

La formula di FCG non credo sia del tutto corretta, quella reale dovrebbe comprendere anche il moltiplicatore del NB dovuto alla frequenza di strap (1.5 per lo strap 1066 o 1.2 per lo strap a 1333).
Dai dati che fornisci potremmo ricavare questi dati:
Asus:
NBCC = FSB*NB_multiplier*CPU_StandardMultiplier/CPU_SetMultiplier = 600 (supponendo che la P5W-DH non cambi strap da 1066 a 1333) oppure = 480 (se la P5W-DH cambia strap da 1066 a 1333).
Gigabyte:
NBCC = FSB*NB_multiplier*CPU_StandardMultiplier/CPU_SetMultiplier = 607.5 (e qui lo strap viene cambiato di sicuro altrimenti sarebbe complesso raggiungere un FSB a 450).
Vedendo i risultati postati su XS possiamo dire che sulla P5W-DH lo strap non passa da 1066 a 1333 impostando il FSB a 400 altrimenti con un NBCC a 480 (e latenze peggiorate nettamente dovute allo strap 1333) non potrebbe star dietro alla GA-965P-DS3 con un NBCC a 607.5. Ecco come si spiega il fatto che la P5W-DH anche con FSB inferiore sia superiore alla GA-965P-DS3 (la teoria di FCG unita a quella di Tony).
Per il fatto che la DS3 a 400*9 non sia sempre superiore alla DS3 a 450*8 invece bisognerebbe fare un'analisi della scheda per capire in che punto effettua il cambio di strap.

EDIT: vedendo il comportamento della DS3 e della DS4, mi sa tanto che il cambio di strap da 1066 a 1333 avviene persino prima dei 400 di FSB, giustificando la buona indole di queste schede nello scalare gli FSB e giustificando i risultati postati su XS.

L'unico test che mi sembra molto strano (tra quelli visti in quel link) è quello del doppio super-pi 8M, in cui una buona banda passante verso la memoria dovrebbe garantire performance superiori, invece la P5W-DH@400*9 (che dovrebbe avere una banda passante superiore rispetto alla DS3@450*8 secondo la teoria di Tony - anche se ripeto, dovremmo verificare la curva di banda della DS3) "cade".

[v_parrello]

Originariamente inviato da sirus

Forse (e dico forse visto che non dispongo ne di mainboard ne di CPU per fare queste prove), la teoria di FCG sul NBCC potrebbe essere avvalorata dalla "relativa" facilità con cui gli X6800 (che hanno il molti sbloccato anche verso l'alto) salgono quando si imposta un moltiplicatore superiore a 11 che è quello di default.
Impostando per esempio un 12*266 con un X6800 il chipset verrebbe downcloccato (se la teoria di FCG fosse corretta) a 266*1.5*11/12=365.75 invece degli iniziali 266*1.5=400.
Quindi per "riportare" la frequenza del NB alle specifiche di fabbrica, dovremmo impostare il FSB a 290... così facendo si by-passa il problema NB ma si sposta il problema sulla CPU che andrebbe a 290*12=3480 e che necessiterebbe di un raffreddamento adeguato.

Forse dal punto di vista teorico, quanto dice FCG è corretto, ora è necessario trovare dei test (non i soli rilevamenti di Sandra) che confermino la teoria e che la "aggancino" a quella di Tony.


La formula di FCG non credo sia del tutto corretta, quella reale dovrebbe comprendere anche il moltiplicatore del NB dovuto alla frequenza di strap (1.5 per lo strap 1066 o 1.2 per lo strap a 1333).
Dai dati che fornisci potremmo ricavare questi dati:
Asus:
NBCC = FSB*NB_multiplier*CPU_StandardMultiplier/CPU_SetMultiplier = 600 (supponendo che la P5W-DH non cambi strap da 1066 a 1333) oppure = 480 (se la P5W-DH cambia strap da 1066 a 1333).
Gigabyte:
NBCC = FSB*NB_multiplier*CPU_StandardMultiplier/CPU_SetMultiplier = 607.5 (e qui lo strap viene cambiato di sicuro altrimenti sarebbe complesso raggiungere un FSB a 450).
Vedendo i risultati postati su XS possiamo dire che sulla P5W-DH lo strap non passa da 1066 a 1333 impostando il FSB a 400 altrimenti con un NBCC a 480 (e latenze peggiorate nettamente dovute allo strap 1333) non potrebbe star dietro alla GA-965P-DS3 con un NBCC a 607.5. Ecco come si spiega il fatto che la P5W-DH anche con FSB inferiore sia superiore alla GA-965P-DS3 (la teoria di FCG unita a quella di Tony).
Per il fatto che la DS3 a 400*9 non sia sempre superiore alla DS3 a 450*8 invece bisognerebbe fare un'analisi della scheda per capire in che punto effettua il cambio di strap.

EDIT: vedendo il comportamento della DS3 e della DS4, mi sa tanto che il cambio di strap da 1066 a 1333 avviene persino prima dei 400 di FSB, giustificando la buona indole di queste schede nello scalare gli FSB e giustificando i risultati postati su XS.

L'unico test che mi sembra molto strano (tra quelli visti in quel link) è quello del doppio super-pi 8M, in cui una buona banda passante verso la memoria dovrebbe garantire performance superiori, invece la P5W-DH@400*9 (che dovrebbe avere una banda passante superiore rispetto alla DS3@450*8 secondo la teoria di Tony - anche se ripeto, dovremmo verificare la curva di banda della DS3) "cade".

Quoto con te sul fatto che ci sia ancora molto da rivedere su queste teorie perche' ci sono molti risultati sul campo che non si riescono a spiegare con le teorie in esame.

Proprio a questo proposito ho fatto due semplici test settando da bios FSB a 350 MHz, memorie DDR2 875, CPU 350x8, ed FSB a 400 MHz, memorie DDR2 800, CPU 400x7.

FSB 350 MHz, memorie DDR2 875, CPU 350x8
Banda Memoria Sandra 2007 e SuperPI 1M


FSB a 400 MHz, memorie DDR2 800, CPU 400x7
Banda Memoria Sandra 2007 e SuperPI 1M

Come potete vedere a 350 MHz la banda della memoria è minore rispetto a quella registrata a 400MHz. Invece il superPI fatto a 350 MHz è più veloce di quello fatto a 400MHz .

La spiegazione che ho cercato di dare è che le performances vengono influenzate dall'utilizzo di moltiplicatori più bassi di quello di default, o forse da 350 MHz a 457 MHz cambia lo strap e rilassa le latenze del chipset e fa abbassare le performance del sistema (ho incluso nelle prove una schermata di memset per vedere come siano i timings).

La prova che ho fatto confermerebbe anche l'andamento della curva di Tony che registra una banda di memoria più elevata a 400*8/7=457 MHz (secondo la formula di FCG) di quella a 350 MHz.
Quello che non mi riesco a spiegare come si spiega che superPI sia più performante in una condizione in cui la banda di memoria è più bassa (forse interviene la latenza della memoria oppure Sandra sbaglia a misurare la banda della memoria).

Provate anche voi a dare una spiegazione di questa cosa, ed eventualmente provate a fare altre prove che potrebbero chiarire la situazione.

[tzitzos]

v_parrello fai gli stessi test a 401 e confrontali con quelli fatti a 400

solo per curiosita 401 ti risulta piu veloce o meno veloce a confronto con quello da 400?

[sirus]

Originariamente inviato da v_parrello

...
La prova che ho fatto confermerebbe anche l'andamento della curva di Tony che registra una banda di memoria più elevata a 400*8/7=457 MHz (secondo la formula di FCG) di quella a 350 MHz.
Quello che non mi riesco a spiegare come si spiega che superPI sia più performante in una condizione in cui la banda di memoria è più bassa (forse interviene la latenza della memoria oppure Sandra sbaglia a misurare la banda della memoria).
...

La banda di memoria non dipende solo dalla frequenza della RAM e dai timings impostati; la banda passante è fortemente influenzata anche dalla frequenza della CPU e dal FSB.
Per esempio (sfrutto i miei due PC):

Pentium 4 1.80GHz (FSB400, 512KB L2)
2*512 PC-3200 (Dual Channel, 2.5-3-3-6-1T)

ha una banda passante inferiore rispetto a

Pentium 4 1.80GHz (FSB400, 512KB L2)
2*512 PC-2700 (Dual Channel, 2-3-3-6-1T)

perché per la mia CPU è più sfruttabile questa configurazione di memoria; ed ancora:

Pentium III 1.00GHz (FSB133, 256KB L2)
512MB PC-133 (Single Channel, 2-2-2-5)

fa registrare un banda passante inferiore rispetto a

Pentium III 1.13GHz (FSB133, 256KB L2)
512MB PC-133 (Single Channel, 2-2-2-5)

Quindi è vero che la configurazione 350*8 e memorie in 4:5 dovrebbe (in virtù di frequenza e timings) fornire un banda passnte superiore all configurzione 400*7 e memorie in 1:1, tuttavia il QPB (Quad Pumped Bus) della prima configurazione è troppo basso per sfruttare la banda di memoria che è realmente disponibile, cosa che non avviene con la seconda configurazione; i tuoi risultati si spiegano in questo modo, tanta banda (che non viene rilevata per i motivi che ho spiegato sopra) poco sfruttabile, in caso di I/O pesante da parte delle periferiche invece una configurazione 350*8 con memoria in 4:5 avrebbe degli ottimi risultati ma questa non è una situazione verificabile tramite il super-pi che fa solo uso di CPU e RAM.

[sirus]

Originariamente inviato da tzitzos

v_parrello fai gli stessi test a 401 e confrontali con quelli fatti a 400

solo per curiosita 401 ti risulta piu veloce o meno veloce a confronto con quello da 400?

Guardate che non è detto che la P5W-DH abbia la stessa curva di "banda passante" della P5B-DLX, dipende tutto da come è programmato il BIOS, magari quello della P5W-DH non fa passare lo strap da 1066 a 1333 quando il FSB supera i 400 (altrimenti la P5W-DH non avrebbe questi problemi nel salire di FSB)...
Prima di effettuare delle prove per verificare le teorie di Tony (IMO sicuramente corretta) e quella di FCG (c'è un fondo di verità) bisogna effettuare dei test per capire il funzionamento della main (come ha fatto Tony per la P5B-DLX) lungo tutto lo spettro del FSB gestibile.

[v_parrello]

Originariamente inviato da sirus

La banda di memoria non dipende solo dalla frequenza della RAM e dai timings impostati; la banda passante è fortemente influenzata anche dalla frequenza della CPU e dal FSB.
Per esempio (sfrutto i miei due PC):

Pentium 4 1.80GHz (FSB400, 512KB L2)
2*512 PC-3200 (Dual Channel, 2.5-3-3-6-1T)

ha una banda passante inferiore rispetto a

Pentium 4 1.80GHz (FSB400, 512KB L2)
2*512 PC-2700 (Dual Channel, 2-3-3-6-1T)

perché per la mia CPU è più sfruttabile questa configurazione di memoria; ed ancora:

Pentium III 1.00GHz (FSB133, 256KB L2)
512MB PC-133 (Single Channel, 2-2-2-5)

fa registrare un banda passante inferiore rispetto a

Pentium III 1.13GHz (FSB133, 256KB L2)
512MB PC-133 (Single Channel, 2-2-2-5)

Quindi è vero che la configurazione 350*8 e memorie in 4:5 dovrebbe (in virtù di frequenza e timings) fornire un banda passnte superiore all configurzione 400*7 e memorie in 1:1, tuttavia il QPB (Quad Pumped Bus) della prima configurazione è troppo basso per sfruttare la banda di memoria che è realmente disponibile, cosa che non avviene con la seconda configurazione; i tuoi risultati si spiegano in questo modo, tanta banda (che non viene rilevata per i motivi che ho spiegato sopra) poco sfruttabile, in caso di I/O pesante da parte delle periferiche invece una configurazione 350*8 con memoria in 4:5 avrebbe degli ottimi risultati ma questa non è una situazione verificabile tramite il super-pi che fa solo uso di CPU e RAM.

Onestamente non ho capito i concetti che hai espresso nella tua risposta.

Per me è potrebbe essere pure normale che la banda della memoria sia maggiore con FSB pari a 400 MHz piuttosto che con FSB pari a 350, ma non riesco a spiegarmi i risultati esattamente opposti del superPI. Non riesco a trovare una spiegazione del fatto che a una banda della memoria minore (a parità di frequenza di CPU e di tutto il resto) corrisponda una prestazione con superPI migliore (superPI stressa CPU, memoria e quindi northbridge).

Se mi date una spiegazione ne sarei contento. Se pensate che la prova non sia stata impostata in maniera corretta fatene qualcuna voi che chiarisca il concetto.

P.S.: non ho capito nel tuo discorso cosa c'entra l'I/O delle periferiche in una prova in cui viene stressato CPU, northbridge e memorie.

[v_parrello]

Originariamente inviato da sirus

Guardate che non è detto che la P5W-DH abbia la stessa curva di "banda passante" della P5B-DLX, dipende tutto da come è programmato il BIOS, magari quello della P5W-DH non fa passare lo strap da 1066 a 1333 quando il FSB supera i 400 (altrimenti la P5W-DH non avrebbe questi problemi nel salire di FSB)...
Prima di effettuare delle prove per verificare le teorie di Tony (IMO sicuramente corretta) e quella di FCG (c'è un fondo di verità) bisogna effettuare dei test per capire il funzionamento della main (come ha fatto Tony per la P5B-DLX) lungo tutto lo spettro del FSB gestibile.

Quoto con te. Infatti il punto cruciale non è quello di validare le teorie di Tony e FCG, ma sarebbe quello di capire come si comporta lo strap e le latenze del northbridge nelle due prove che ho fatto.

Quindi il problema che ho sollevato è quello di capire come mai in una situazione con banda della memoria minore (a parità del resto) superPI dia risultati migliori rispetto ad una situazione in cui la banda della memoria è maggiore.

Visto che superPI impatta sulla CPU, sulla memoria e quindi sul northbridge l'unica incognita rimane il northbridge e tutto cio' che lo riguarda (strap, latenze, ecc.).

Vi propongo di fare delle prove o di proporne altre per cercare di capirne di più su questa questione (l'alternativa è quella di aspettare la verità che qualcuno ci dovrà calare dall'alto, e avere fede su quello che ci dicono con tutto il rispetto e la modestia che è necessaria nei confronti di tali guru).

Ciao

[catfish]

Sicuramente non ho le vostre conoscenze in merito, ma per puro ricerca sui vari forum, ho notato che i Conroe forniscono le migliori prestazioni salendo con i MHz delle memorie.
Se all'aumento delle frequenze di funzionamento della memoria, lavoriamo anche sui timing più spinti (come noto in generale) otteniamo prestazioni superiori, non mi sembra tanto un discorso di STRAP per i chip 975.
Quindi oltre il test che sugeriva Tzitzos (FSP 400+401) io ripeterei il test di V_parrello con FSB 350+400 e memorie per entrambe i test o in sincrono 1:1 oppure in asincrono 4:5.
Sostanzialmente credo che la differenza nel super pi sia dovuta più al divisore n:n+1 che allo STRAP.
sarei curioso di vedere la nuova Abit come si comporta, si può impostare STRAP e MCH voltage fino a 2 volt...che dire!!! Un'infinità di test!!!

[sirus]

Originariamente inviato da v_parrello

Onestamente non ho capito i concetti che hai espresso nella tua risposta.

Per me è potrebbe essere pure normale che la banda della memoria sia maggiore con FSB pari a 400 MHz piuttosto che con FSB pari a 350, ma non riesco a spiegarmi i risultati esattamente opposti del superPI. Non riesco a trovare una spiegazione del fatto che a una banda della memoria minore (a parità di frequenza di CPU e di tutto il resto) corrisponda una prestazione con superPI migliore (superPI stressa CPU, memoria e quindi northbridge).

Se mi date una spiegazione ne sarei contento. Se pensate che la prova non sia stata impostata in maniera corretta fatene qualcuna voi che chiarisca il concetto.

P.S.: non ho capito nel tuo discorso cosa c'entra l'I/O delle periferiche in una prova in cui viene stressato CPU, northbridge e memorie.

Diciamo che il mio discorso di prima non era proprio legato al discorso prestazionale, ma al rilevamento della banda passante che non dipende solo da frequenza della cella DRAM e timings ma anche da FSB, frequenza della CPU ed altri fattori; gli esempi sulle mie configurazioni volevano dimostrare questo.

Per quanto riguarda le prestazioni al super-pi 1M invece credo che ci sia una spiegazione che non coninvolge il cambiamento di strap (che è tutto da appurare sulla P5W-DH - potrebbe anche non operarlo mai visto il comportamento che si denota dai benchmark che si vedono in ogni forum).
Semplicemente il super-pi 1M è un test che fa accessi alla memoria piuttosto brevi (privilegia i tempi di accesso tirati) ed esegue un trasferimento di dati non elevato (tanti dati di piccole dimensioni) quindi la banda passante passa in secondo piano.
La configurazione 350*8&4:5 (scusate l'abbreviazione) fornisce si una banda passante nettamente inferiore (per le motivazioni che ho spiegato in precedenza) ma avendo le stesse identiche impostazioni (in termini di timings) della configurazione 400*7&1:1 il super-pi 1M non ne risente, anzi se ne avvantaggia.
Probabilmente con un super-pi 32M, la configurazione 400*7&1:1 dovrebbe ridurre (se non azzerare) lo svantaggio rispetto alla configurazione 350*8&4:5, oppure con 2 istanze del super-pi 32M.

PS: il discorso sull'I/O da parte delle periferiche era sempre una dimostrazione della fatto che la banda passante della memoria è dovuta a molti fattori, considerando che la memoria viene acceduta oltre che dalla CPU anche dalle periferiche attraverso il NB, forse è possibili fare un rilevamento più corretto quando non è solo la CPU accede alla memoria (il caso che viene esaminato da Sandra) ma quando tutte le periferiche di sistema accedono alla memoria, andandola a sfruttare completamente, altrimenti con le frequenze attuali di memoria e gli attuali FSB ci troviamo in situazioni CPU-limited.

[sirus]

Originariamente inviato da catfish

...
Sostanzialmente credo che la differenza nel super pi sia dovuta più al divisore n:n+1 che allo STRAP.

Credo che la differenza sia dovuta alla notevole diversità che presentano i tempi di accesso alle memorie, 4-4-4-5@400 è nettamente diverso che 4-4-4-5@438.
Di sicuro la differenza prestazionale al super-pi 1M non è dovuta ad un eventuale cambiamento di strap (che IMO sulla P5W-DH non avviene) altrimenti non si spiegherebbe il motivo per cui Sandra dia dei risultati cosiì differenti considerando che il caso 400*7&1:1 avrebbe anche una penalizzazione in termini di latenze interne al MCH.

Originariamente inviato da catfish

sarei curioso di vedere la nuova Abit come si comporta, si può impostare STRAP e MCH voltage fino a 2 volt...che dire!!! Un'infinità di test!!!

Dalle prime visioni sul BIOS della Abit AW9D-Max, sembra che lo strap sia modificabile ma le scelte possibili siano 800 e 1066, tralasciando il 1333 (che al momento è territorio della sola Intel D975XBX) perché introduce delle notevoli perdite prestazionali.

[sirus]

I test da fare (sono lunghi e richiedono tempo), il primo che mi viene in mente è repplicare quello che Tony ha effettuato sulla P5B-DLX sulla P5W-DH, partendo da FSB266 ed andare fin dove il NB permette ed intanto analizzare la banda passante della memoria per visualizzare eventuali cambiamenti di strap.
Poi una volta appurato il comportamento della P5W-DH si dovrebbe poter evidenziare il comportamento descritto da FCG (sempre che la sua teoria sia corretta).

Purtroppo non posso essere dei vostri perché le configurazioni dei miei PC le avete viste poco sopra...

[c1-p8]

Originariamente inviato da catfish

sarei curioso di vedere la nuova Abit come si comporta, si può impostare STRAP e MCH voltage fino a 2 volt...che dire!!! Un'infinità di test!!!

quoto e spero proprio che sia come la ic7, altro che asus

[sovking]

Originariamente inviato da sovking

Qualcuno vuole riepilogare i vantaggi di poter settare moltiplicatori bassi ?

Esempio un E6600 che ha il molti a 9 @ default... se decidiamo di overcloccare, conviene abbassare il molti.. perche' .... ???

Up!!

Perche' conviene abbassare il molti sulle MB con ratio sbloccato (P5B, P5W DH, ...) ?

[sirus]

Originariamente inviato da sovking

Up!!

Perche' conviene abbassare il molti sulle MB con ratio sbloccato (P5B, P5W DH, ...) ?

1. Abbassando il moltiplicatore è possibile salire maggiormente di FSB ed un FSB alto comporta notevoli vantaggi in termini di banda passante ;
2. Sembra (teoria di FCG da verificare) che abbassando il moltiplicatore della CPU si overclocki leggermente il NB il che comporta un aumento della banda passante verso la memoria ;

[astaris]

Beh sinceramente la teoria di FGC mi lascia perplesso.
L'unica spiegazione che posso trovare è questa.
Supponiamo che in realtà il moltiplicatore dei Conroe non è sbloccato verso il basso.
Supponiamo che nel chipset ci sia un altro moltiplicatore che consente di passare da una frequenza che possiamo chiamare north_base_freq alla frequenza del FSB. Chiamiamo questo moltiplicatore FSB_multi.
Stando così le cose, in accordo con la teoria dello strap precedentemente esposta, la frequenza del northbridge sarebbe:
frequenza_northbridge=FSB_freq*north_multi*FSB_multi
FSB_multi allora sarebbe determinato dal moltiplicatore settato sulla CPU.
Faccio un esempio.
Supponiamo di avere un 6600 con moltiplicatore settato a 9. Se selezioniamo il moltiplicatore 8x e se supponiamo che in realtà l'unico moltiplicatore selezionabile è 9x, l'unico modo per impostare un moltiplicatore virtuale ad 8x è quello di abbassare l'FSB secondo la relazione:
FSB_freq=FSB_freq_sel*multi_cpu_sel/multi_cpu
dove FSB_freq_sel è la frequenza selezionata per l'FSB, multi_cpu_sel è il moltiplicatore della cpu selezionato (8x nell'esempio) e multi_cpu è il moltiplicatore di default della cpu (9x nell'esempio), l'unico possibile a questo punto.
Sotto queste ipotesi la frequenza della CPU sarebbe:
CPU_freq=FSB_freq*multi_cpu=FSB_freq_sel*(multi_cpu_sel/multi_cpu)*multi_cpu= FSB_freq_sel*multi_cpu_sel
quindi il moltiplicatore apparente per la CPU sarebbe multi_cpu_sel, 8x nell'esempio.
Per quanto riguarda il Northbridge per riportare l'FSB alla frequenza selezionata deve impostare FSB_multi secondo la relazione:
FSB_multi=multi_cpu/multi_cpu_sel
in questo modo abbiamo la relazione proposta da FGC, tuttavia da notare che c'e' una differenza, infatti abbiamo:
north_base_freq=FSB_multi*FSB_freq=FSB_freq_sel
e quindi il northbridge non sarebbe overclocccato, mentre FGC propone la relazione:
north_base_freq=FSB_multi*FSB_freq_sel
che overcloccherebbe il north, ma questa relazione non trova nessuna spiegazione. A me pare che FGC sia stato portato a suppore questo tipo di funzionamento dalla frequenza FSB riportata da Sandra, che tuttaviia è evidentemente buggata. Osservate infatti il secondo screenshot riportato qui
Come potete osservare sandra riporta un overclock anche della memoria e questo è inammissibile.

[astaris]

E comunque c'e' una spiegazione alla freuqenza FSB riportata da Sandra.
Sandra è capace di leggere:
1) La frequenza di bootup del processore (riportata in un registro del processore)
2) I processori Core 2 Duo no Extreme, bootano sempre al loro moltiplicatore di default, chiamiamolo Multi_Default. Per cui la frequenza di bootup freq_boot è pari a:
freq_boot=FSB*Multi_Default
Dopo la fase di boot il moltiplicatore del processore è variato settando un registro del processore (lo stesso che setta Crystalcpuid)
I processori Extreme invece bootano sempre al moltiplicatore selezionato da bios.
3) Sandra è capace di leggere il moltiplicatore del processore
4) Sandra non è capace di leggere la frequenza FSB perchè non incorpora una libreria di PLL usati sulle diverese schede madri, quindi calcola l'FSB come:
FSB_Sandra=freq_boot/Multi_Set=FSB*Multi_Default/Multi_Set
Di qui se Multi_Set<Multi_Default -> FSB_Sandra>FSB
Ora:
1) FSB_Sandra è per quanto chiramente illustrato buggata
2) FGC si è lasciato trasportare, ha preso per oro colato quanto mostrato da Sandra, ha mischiato northbridge con FSB e di qui la confusione che regna sovrana su questo argomento.
La conclusione:
Variando il multi, l'FSB non varia, il northbridge non si overclocca e resta varia la teoria iniziale di tony, confermata con le scoperte sulla P5B e illustrata in formule in un mio precedente post.
Spero di essere stato chiaro.
Bye.

[tury80]

potresti avere perfettamente ragione
io avevo pensato anche a un bug di sandra...ma riusciamo a trovare un programma che ci dia questi dati in modo corretto?
altra cosa le versioni precedenti di sandra hanno lo stesso bug allora?

[v_parrello]

Originariamente inviato da astaris

E comunque c'e' una spiegazione alla freuqenza FSB riportata da Sandra.
Sandra è capace di leggere:
1) La frequenza di bootup del processore (riportata in un registro del processore)
2) I processori Core 2 Duo no Extreme, bootano sempre al loro moltiplicatore di default, chiamiamolo Multi_Default. Per cui la frequenza di bootup freq_boot è pari a:
freq_boot=FSB*Multi_Default
Dopo la fase di boot il moltiplicatore del processore è variato settando un registro del processore (lo stesso che setta Crystalcpuid)
I processori Extreme invece bootano sempre al moltiplicatore selezionato da bios.
3) Sandra è capace di leggere il moltiplicatore del processore
4) Sandra non è capace di leggere la frequenza FSB perchè non incorpora una libreria di PLL usati sulle diverese schede madri, quindi calcola l'FSB come:
FSB_Sandra=freq_boot/Multi_Set=FSB*Multi_Default/Multi_Set
Di qui se Multi_Set<Multi_Default -> FSB_Sandra>FSB
Ora:
1) FSB_Sandra è per quanto chiramente illustrato buggata
2) FGC si è lasciato trasportare, ha preso per oro colato quanto mostrato da Sandra, ha mischiato northbridge con FSB e di qui la confusione che regna sovrana su questo argomento.
La conclusione:
Variando il multi, l'FSB non varia, il northbridge non si overclocca e resta varia la teoria iniziale di tony, confermata con le scoperte sulla P5B e illustrata in formule in un mio precedente post.
Spero di essere stato chiaro.
Bye.

Hai dato la spiegazione "scientifica" di quanto avevo già detto qualche post fa. Grazie come la solito per la competenza.

Adesso penso che non ci siano più dubbi: FCG ha preso un colossale abbaglio.