[Thread Ufficiale] Aspettando ZEN

[paolo.oliva2]

Vorrei fare una premessa.
Non ripetiamo l'errore fatto per Buldozer.
Tuttodigitale e qualsivoglia, mette giù dei dati presi dalle POCHE info in circolazione. Queste per lo più si basano sul +40% di IPC dichiarato da AMD di Zen su XV, sull'aggiunta dell'SMT e su frequenze 3/4GHz dichiarate pure da GF.
La forbice è enorme, vuoi perchè il +40% di IPC non è precisato se medio o di picco, vuoi perchè da 3GHz a 4GHz di frequenza def c'è una differenza del 33%, vuoi perchè i 95W TDP dichiarati per un Zen X8+8 non riporta a quale frequenza.
Dal mio punto di vista Tuttodigitale, giustamente, si tiene pure prevenuto sulle prestazioni di Zen, perchè altrimenti il TH diventerebbe una diatriba AMD vs Intel.

A mio avviso tutto si incentrerà sulle prestazioni silicio e le varie implementazioni HDL e frequenze ottenute. Architettura e altro incideranno minimamente. Probabilemte Zen è la soluzione di ottenere la massima potenza possibile nel gioco HDL/Frequenza, cioè il massimo IPC per contenere frequenza e quindi prestazioni nella massima efficienza.

Se Piledriver fosse 100 e Zen 161 + SMT, nella carta splendida architettura, ma se poi il silicio concedesse 33% in meno di frequenza del 32nm SOI, TDP a parte (numero di core), ma come forza bruta non ci sarebbe un gran salto.
Ed è questo proprio il punto... perchè se già Carrizo pur essendo sul 28nm riesce a raggiungere frequenze importanti con TDP basso, Zen, rappresentando una evoluzione, non potrebbe andare certamente peggio. Se il 32nm SOI non ha fatto un gran salto rispetto al 45nm SOI, dal 28nm al 14 i salti sarebbero 2 e quindi sfiga per sfiga, mi sembra impossibile che non migliori. Di qui, la curva n° core/frequenza non può certamente essere inferiore al 28nm/32nm, quindi come procio server un enorme salto sul 32nm SOI... infatti si parla del doppio e non a caso si vocifera di X32 Zen vs una soluzione max di X16 sul 32nm.

Però non arriviamo alla lapidazione come nel precedente TH... rispettiamo gli sforzi e l'impegno di chi spende il suo tempo per tenerci al corrente.

[Grizlod®]

Originariamente inviato da tuttodigitale

Ma che significato vuoi darci tu?
E' solo uno strumento visivo, sul punto di partenza di AMD, su dove è INTEL, e sulle combinazioni di ipc-frequenza-tdp/core minime per non avere un downgrade rispetto alle soluzioni XV, limitato per ovvi motivi al mercato mobile e SERVER.
E in più ho aggiunto altre combinazioni, tipo il prodotto frequenza-ipc-core per raggiungere il 95% delle prestazioni INTEL e superarla, fino ad un valore non superiore alle migliore fatte da Intel con il doppio salto di nodo.

Io non ci vedo niente di sbagliato.

Non diamo più significato di quello che hanno, solo perchè sono accattivanti .

Ok, ma non capisco cosa ci faccia Zen (per non dire Zen+) nel/nei grafico/ci. Per me quello è sbagliato.
Non lo capisco, naturalmente, in base a ciò che ho scritto nel post precedente.

[george_p]

Originariamente inviato da tuttodigitale

caso 1: 40% di ipc in più rispetto ad Excavator è da intendersi che un core ZEN+SMT (2 threads) vada più veloce del 40% di un SOLO core XV (1thread)

Questo caso è molto logicamente improponibile prima di probabile.
Mi immagino se il team di ingegneri che ha lavorato a zen ha proposto una cosa del genere in fase di bozza

Anni fa amd voleva battere l'SMT di intel con il "suo" CMT e dopo il flop ottenuto, nel 2012 cosa proporrebbero?
Un core + SMT che va pure meno di un core + CMT? Tanto però va il 40% in più del solo core pure...

Vabbeh, lo so che sono solo "proiezioni" di chi desidera tanto questa situazione... però che ridere

Penso comunque che quando uscirà bristol ridge e si saprà qualcosa in più sulla cpu con dati alla mano si rivedranno alcune cose... penso, poi chissà.

[tuttodigitale]

Originariamente inviato da Grizlod®

Riguardo i grafici...mi sbaglierò, ma IMO non ha senso alcuno paragonare prospetticamente/derivatamente, Zen con nessuna CPU AMD attualmente in commercio, in quanto totalmente differente per concezione microarchitetturale (naturalmente è solo il mio pensiero).

Ma cosa c'entra la micro-architettura?
ZEN deve avere una certa potenza MINIMA rispetto a BR a parità di TDP (15W nell'esempio). Perchè in ultimo possiamo parlare di decoder e quant'altro (e ne parleremo, mano a mano che usciranno informazioni sempre più dettagliate) ma quello che conta è il prodotto ipc*frequenza*core, che tradotto in una parola, le prestazioni

Ho riportato solo combinazioni di frequenza/ipc (più o meno possibili) per avere determinate prestazioni (che non conosciamo).

Vuoi sapere la potenza dei grafici dove sta:
penso ad una cpu dual, 3 GHz di base, 15W (la vera limitazione del grafico 5-6) senza fare nessun tipo di calcolo, vedo che è sotto Bristol Ridge. Visto che non sono catastrofista, "correggo" le mi previsioni (tra virgolette perchè seppure remota, c'è sempre la possibilità di peggiorare le prestazioni per watt) e rivaluto.

Oppure penso che ZEN x4+HT con "basso ipc" (tra quelli considerati) debba avere le prestazioni di skylake, e con facilità ottengo il valore di 2,2GHz, anche in questo caso senza far nessun tipo di calcolo.

Con questo non spingo nessuno a pensarla come me: avrei messo solo la mia previsione, ma che senso avrebbe avuto?
Tra la previsione migliore e quella peggiore ci passa l'80%!
e la frequenza oscilla nel range 0,96-6,2GHz. Direi che ci sono buone probabilità che ZEN sia compreso. Dove non è il compito del grafico.

In definitiva, credo che sia strumento piuttosto versatile (i grafici 2-3-4sono li solo per facilitare la comprensione della logica e formule che hanno portato questi valori)

Originariamente inviato da paolo.oliva2

....

mi era venuto addirittura l'impulso di cancellarli. Eppure le previsioni sul silicio, su cosa sia XV, ed un occhio alla concorrenza, è stato il pane quotidiano degli "scontri" del vecchio thread.
E' un riassunto, e i dati sono molto più attendibili, di quelli che uno può prendere a volo (vi invito a vedere le discrepanze con i valori nominali)

[george_p]

Originariamente inviato da Grizlod®

Ok, ma non capisco cosa ci faccia Zen (per non dire Zen+) nel/nei grafico/ci. Per me quello è sbagliato.
Non lo capisco, naturalmente, in base a ciò che ho scritto nel post precedente.

Non mi sembra di vedere Zen+... forse confondi con i 3 casi descritti da tuttodigitale ma riferiti sempre e solo a zen:

Il primo, come detto in precedenza, ci riporta i tre casi di ipc di cui abbiamo parlato da questo inizio di thread.
Nello specifico:
caso 1: 40% di ipc in più rispetto ad Excavator è da intendersi che un core ZEN+SMT (2 threads) vada più veloce del 40% di un SOLO core XV (1thread)
caso 2: un core ZEN offre prestazioni nel ST superiori del 40% rispetto a eXcaVator, al quale va aggiunto il beneficio del SMT, stimato al 30%.
caso 3: un core ZEN è il 40% più veloce di un modulo XV a parità di frequenza.

[tuttodigitale]

Originariamente inviato da george_p

Questo caso è molto logicamente improponibile prima di probabile.
Mi immagino se il team di ingegneri che ha lavorato a zen ha proposto una cosa del genere in fase di bozza

Ci sono due carenze strutturali:
l'ipc è inteso come valore medio e cinebench è in assoluto il peggior benchmark per le proposte Bulldozer.
Se quel +40% su XV, la avremmo messo sulla codifica di filmati, molto probabilmente (a spanne) i risultati sarebbero migliori del 10-20%. Probabile (estramamente probabile) che con due thread le prestazioni floating possano migliorare anche più dei 40% medi.

Non ho preso altri valori, non per pigrizia, ma semplicemente perchè le recensioni per i prodotti mobili sono molto più sbrigative.
Con Bristol Ridge desktop, farò una media dei valori tra i prodotti AMD ed INTEL, nella codifica e nel rendering, per avere un quadro più realistico e spostare in avanti il TDP. Per il miglioramento di INTEL, potrei prendere il delta del consumo tra idle e full power.

PS A dimostrazione che questi grafici non servono a cambiare idee, visto che sono convinto nell'ipotesi basso IPC.

[Grizlod®]

Originariamente inviato da tuttodigitale

Ma cosa c'entra la micro-architettura?
ZEN deve avere una certa potenza MINIMA rispetto a BR a parità di TDP (15W nell'esempio). Perchè in ultimo possiamo parlare di decoder e quant'altro (e ne parleremo, mano a mano che usciranno informazioni sempre più dettagliate) ma quello che conta è il prodotto ipc*frequenza*core, che tradotto in una parola, le prestazioni

Ho riportato solo combinazioni di frequenza/ipc (più o meno possibili) per avere determinate prestazioni (che non conosciamo).

Vuoi sapere la potenza dei grafici dove sta:
penso ad una cpu dual, 3 GHz di base, 15W (la vera limitazione del grafico 5-6) senza fare nessun tipo di calcolo, vedo che è sotto Bristol Ridge. Visto che non sono catastrofista, "correggo" le mi previsioni (tra virgolette perchè seppure remota, c'è sempre la possibilità di peggiorare le prestazioni per watt) e rivaluto.

Oppure penso che ZEN x4+HT con "basso ipc" (tra quelli considerati) debba avere le prestazioni di skylake, e con facilità ottengo il valore di 2,2GHz, anche in questo caso senza far nessun tipo di calcolo.

Con questo non spingo nessuno a pensarla come me: avrei messo solo la mia previsione, ma che senso avrebbe avuto?
Tra la previsione migliore e quella peggiore ci passa l'80%!
e la frequenza oscilla nel range 0,96-6,2GHz. Direi che ci sono buone probabilità che ZEN sia compreso. Dove non è il compito del grafico.

In definitiva, credo che sia strumento piuttosto versatile (i grafici 2-3-4sono li solo per facilitare la comprensione della logica e formule che hanno portato questi valori)


mi era venuto addirittura l'impulso di cancellarli. Eppure le previsioni sul silicio, su cosa sia XV, ed un occhio alla concorrenza, è stato il pane quotidiano degli "scontri" del vecchio thread.
E' un riassunto, e i dati sono molto più attendibili, di quelli che uno può prendere a volo (vi invito a vedere le discrepanze con i valori nominali)

Beh, se non centra la microarchitettura, allora è inutile ogni mio altro commento.
Ad ogni modo, fossi in te/voi, non tralascerei il fattore pp, dato che AMD sembra far ricorso pure direttamente a Samsung. O forse sta nelle variazioni di freq. stimate?!
Quando indichi che conta ipc*frequenza*core, ti riferisci al n° di cores, altrimenti tiri in ballo la microarchitettura, giusto?

L'ipc, di per se dice tutto e niente allo stesso tempo...

In ogni caso, il mio NON voleva assolutamente essere un monito di nessun genere, semplicemente ho "avvertito" che non commenterò tali grafici...tutto qua.
Non mi sembra poi sta gran perdita; interverrò in altri ambiti...

[Grizlod®]

Originariamente inviato da george_p

Non mi sembra di vedere Zen+... forse confondi con i 3 casi descritti da tuttodigitale ma riferiti sempre e solo a zen:

Si esatto, proprio così...avevo letto frettolosamente...

[tuttodigitale]

Originariamente inviato da Ren

Mi rispondo da solo, serve un carrizo 35w (anche di più) per pareggiare un haswell/broadwell da 15w.

Non c'è niente da fare, più salgono le frequenze più il silicio non tiene (qualunque esso sia)...


ps. sempre più convinto delle pipeline corte...

Per quanto riguarda Carrizo è vero. Ma attenzione a Bristol Ridge che è un disegno ampiamente rivisto che ripropone almeno il 95% delle prestazioni di un FX8800, ma con un tdp di soli 15W ancichè 35W.

I grafici raccontano una storia assai diversa. Con il passaggio da SB a Skylake, il tdp si è ridotto da 17 a 15W, e allo stesso tempo sono aumentate a dismisura le prestazioni per core e non certo per solo merito dell'ipc (le frequenze reali sono aumentate in misura anche maggiore di quelle nominali).

Aumenti di clock consentiti solo dal passaggio ai finfet. Per questo sono molto propenso a credere che ZEN condividerà con le apu di settima generazione, le frequenze pur offrendo il doppio dei thread, sempre in 15W
Ma questa slide dove è riportato ZEN dual core come parte di un SoC da soli 5W di TDP è ufficiale o sbaglio?
http://cdn.wccftech.com/wp-content/u.../04/mobile.jpg

[tuttodigitale]

Originariamente inviato da Grizlod®

Beh, se non centra la microarchitettura, allora è inutile ogni mio altro commento.

Dall'analisi della microarchitettura si può solo azzardare l'ipotesi sull'ipc (e proprio da questa "analisi" individuale, per il momento sono propenso a credere ad un ipc "basso" )

Ma le prestazioni nel MT dipendono dal prodotto ipc*frequenza*numero di core, e il grafico dà un idea piuttosto precisa (in 15W di TDP) di come una variazione di un singolo parametro influenzi l'altra coppia..

Non c'è niente da capire. E' uno strumento in più che potenzialmente può risparmiare un sacco di calcoli.

PS ho sostituito i nomi dei 3 casi (senza polemica era l'unico grafico dove c'era un riferimento a ZEN). Per evitare fraintendimenti.

[george_p]

Originariamente inviato da tuttodigitale

Ci sono due carenze strutturali:
l'ipc è inteso come valore medio e cinebench è in assoluto il peggior benchmark per le proposte Bulldozer.
Se quel +40% su XV, la avremmo messo sulla codifica di filmati, molto probabilmente (a spanne) i risultati sarebbero migliori del 10-20%. Probabile (estramamente probabile) che con due thread le prestazioni floating possano migliorare anche più dei 40% medi.

Non ho preso altri valori, non per pigrizia, ma semplicemente perchè le recensioni per i prodotti mobili sono molto più sbrigative.
Con Bristol Ridge desktop, farò una media dei valori tra i prodotti AMD ed INTEL, nella codifica e nel rendering, per avere un quadro più realistico e spostare in avanti il TDP. Per il miglioramento di INTEL, potrei prendere il delta del consumo tra idle e full power.

PS A dimostrazione che questi grafici non servono a cambiare idee, visto che sono convinto nell'ipotesi basso IPC.

Sia chiaro che il mio post era riferito solo a quello che ho quotato quindi non per nulla ho cancellato tutto il resto inclusi confronti per watt, tdp ecc ecc.

Ma, anche, cosa c'entra cinebench o altro software con il solo confronto riferito all'ipc di zen su XV?
Tutto diventa inattendibile già solo nel momento in cui prendi in considerazione una cpu di cui non sai che poco (e vale sempre la regola che sapere poco è peggio che non sapere niente) e inoltre c'è un altra carenza che non dipende solo dalle informazioni quasi nulle ma da una impostazione (vostro punto di vista) di base per cui zen si comporta allo stesso modo con un dato software/benchmark rispetto a BD et seguenti.

Ossia, tu scrivi:

cinebench è in assoluto il peggior benchmark per le proposte Bulldozer

E a te chi ti dice che per zen sia lo stesso? E se fosse migliore? O addirittura peggiore?

Dovresti aggiungere altri casi/scenari solo per questo.

Ma anche per le cache migliorate rispetto a BD che sicuramente sono state inserite in zen, ...e chissà quant'altro... ma quant'altro cosa se non sappiamo praticamente nulla di concreto?

Ok che così non ci si annoia fino alla fine del prossimo anno, però ...che roba da diventar matti a starci dietro


P.s.: ribadendo per la miliardesima volta che tanto, dati alla mano pari a zero, non si può dire nulla, io scrivevo ironicamente riferendomi al caso 1 di zen, dove lo ritengo davvero improbabile, poi se per te e altri è così amen, rispetto quel pensiero personale.

[Grizlod®]

Originariamente inviato da tuttodigitale

Dall'analisi della microarchitettura si può solo azzardare l'ipotesi sull'ipc (e proprio da questa "analisi" individuale, per il momento sono propenso a credere ad un ipc "basso" )

Ma le prestazioni nel MT dipendono dal prodotto ipc*frequenza*numero di core, e il grafico dà un idea piuttosto precisa (in 15W di TDP) di come una variazione di un singolo parametro influenzi l'altra coppia..

Non c'è niente da capire. E' uno strumento in più che potenzialmente può risparmiare un sacco di calcoli.

Bene, allora partiamo dall'inizio e teniamo in considerazione (anche) le dichiarazioni del team di ingegneri di AMD, i quali dichiarano di non aver riscontrato significativi colli di bottiglia nella architettura/microarchitettora di Zen.

I dati arrivano alla RAM, da HDD/SSD, la quale sarà (da slide) DDR4; un salto di bandwidth, rispetto le DDR3 c'è (almeno sulla carta).

Questo aumento di mole di dati, arriva al DRAM controller, il quale NON li strozza, per poi passare al CPU/NB, il quale li dovrà distribuire ai vari cores e (si suppone) cache L3 ed anche in questo caso NON vengono strozzati.

Due o tre punti deboli di Bulldozer, che sono rimasti pure in Excavator.

A tutt'oggi si ignora il quantitativo di L3, ma dovrebbe essere più veloce della precedente generazione di processori e lavorare pure diversamente (anche se si ignorano pure le freq.).

Ora subentrano i cores e dato che sono "alimentati" correttamente, interviene la microarchitettura...L1 ed L2 comprese.
Mi chiedo come si faccia ad interpretare l'IPC come dichiarato dalle slide con tale n° di cores, dato che non si sa come lavorano gli stessi con programmi multithreads (sia INT che FPU), i quali poi non sono tutti uguali.
Vi sono le varie Features flags/extended ecc.
Inoltre il system bus, rispetto ad XV, dovrebbe stare @ 200 MHz (il doppio), non essendo la piattaforma mainstream.

Riguardo quest'ultima, con le APU potrebbero esservi le HBM2 ed anche in questo caso, vi sono (IMO) troppe variabili per poter a tutt'oggi fare una stima attendibile.

Per questi motivi, evito ...

[paolo.oliva2]

Originariamente inviato da Grizlod®

Bene, allora partiamo dall'inizio e teniamo in considerazione (anche) le dichiarazioni del team di ingegneri di AMD, i quali dichiarano di non aver riscontrato significativi colli di bottiglia nella architettura/microarchitettora di Zen.

I dati arrivano alla RAM, da HDD/SSD, la quale sarà (da slide) DDR4; un salto di bandwidth, rispetto le DDR3 c'è (almeno sulla carta).

Questo aumento di mole di dati, arriva al DRAM controller, il quale NON li strozza, per poi passare al CPU/NB, il quale li dovrà distribuire ai vari cores e (si suppone) cache L3 ed anche in questo caso NON vengono strozzati.

Due o tre punti deboli di Bulldozer, che sono rimasti pure in Excavator.

A tutt'oggi si ignora il quantitativo di L3, ma dovrebbe essere più veloce della precedente generazione di processori e lavorare pure diversamente (anche se si ignorano pure le freq.).

Ora subentrano i cores e dato che sono "alimentati" correttamente, interviene la microarchitettura...L1 ed L2 comprese.
Mi chiedo come si faccia ad interpretare l'IPC come dichiarato dalle slide con tale n° di cores, dato che non si sa come lavorano gli stessi con programmi multithreads (sia INT che FPU), i quali poi non sono tutti uguali.
Vi sono le varie Features flags/extended ecc.
Inoltre il system bus, rispetto ad XV, dovrebbe stare @ 200 MHz (il doppio), non essendo la piattaforma mainstream.

Riguardo quest'ultima, con le APU potrebbero esservi le HBM2 ed anche in questo caso, vi sono (IMO) troppe variabili per poter a tutt'oggi fare una stima attendibile.

Per questi motivi, evito ...

Non capisco parecchi punti che hai scritto.
Secondo il mio punto di vista, quando si crea un'architettura, sulla carta ci possono essere 1000 soluzioni/varianti che poi quando la si porta sul silicio tutto diventa un compromesso.

Faccio un esempio... l'IPC è disgiunto dalla velocità delle cache, semplicemente perchè nella ricerca della massima prestazione la si trova pure nel centellinare il TDP dove se aggiunto serve realmente.
Nel senso, BD non aveva poco IPC perchè le cache erano lente, ma aveva cache veloci quel che basta per non fare da collo di bottiglia ai core.
Facendo un esempio... la L1 e L2 hanno lo stesso clock dei core, quindi si presume ottimizzate per come dovevano lavorare i core. Occando l'NB (e quindi la L3/MC), non si ha il minimo miglioramento, quindi è ovvio constatare che la L3 non faccia da collo di bottiglia. L'MC, con DDR3 1600 o 2500MHz non aumenta l'IPC, quindi anche la parte MC non fa da collo di bottiglia.
Se poi considerassimo che la L3 non è inclusiva e/o l'architettura modulare fa si che il core di un altro modulo non possa attigere nella L2/L1 di un altro modulo, beh, questa è l'architettura BD, con i suoi pregi e difetti.

Il tutto, che si voglia BD e/o Zen, si avvarrà delle DDR4 e qualsivoglia, si aumenterà la banda, ma poi, alla fine, sarà la stessa minestra. Cioè... soluzioni per l'I/O dei dati ai core ce ne sono... il tutto sta nell'implementarle in caso di necessità.

[Grizlod®]

Originariamente inviato da paolo.oliva2

Non capisco parecchi punti che hai scritto.
Secondo il mio punto di vista, quando si crea un'architettura, sulla carta ci possono essere 1000 soluzioni/varianti che poi quando la si porta sul silicio tutto diventa un compromesso.

Possibile, sì...

Faccio un esempio... l'IPC è disgiunto dalla velocità delle cache, semplicemente perchè nella ricerca della massima prestazione la si trova pure nel centellinare il TDP dove se aggiunto serve realmente.

E' disgiunto xkè la L3 è considerata esterna al core e cmq lo stesso core Zen sembra essere molto contenuto (rumors), per cui il die della CPU, potrebbe venir sfruttato al meglio con un adeguata capienza.
Poi subentra sempre il discorso pp.

Nel senso, BD non aveva poco IPC perchè le cache erano lente, ma aveva cache veloci quel che basta per non fare da collo di bottiglia ai core.
Facendo un esempio... la L1 e L2 hanno lo stesso clock dei core, quindi si presume ottimizzate per come dovevano lavorare i core. Occando l'NB (e quindi la L3/MC), non si ha il minimo miglioramento, quindi è ovvio constatare che la L3 non faccia da collo di bottiglia. L'MC, con DDR3 1600 o 2500MHz non aumenta l'IPC, quindi anche la parte MC non fa da collo di bottiglia.
Se poi considerassimo che la L3 non è inclusiva e/o l'architettura modulare fa si che il core di un altro modulo non possa attigere nella L2/L1 di un altro modulo, beh, questa è l'architettura BD, con i suoi pregi e difetti.

Vi sono programmi/applicazioni che non ne traggono giovamento; mi ricordo per esempio BOINC (od almeno parecchi progetti).
So per certo pero che ve ne stanno una miriade che migliorano, anche considerevolmente, le performance. Videogames in primis.
Non so che prove tu abbia fatto e che programmi usi solitamente, ma di sicuro, non fanno testo...in generale per affermare ciò.

Comunque non è solo questione di stesse velocità di frequenza dei core del processore per le L1, L2, ma anche di capienza, set associative, line size e di implementazione nella microarchitettura.

Il tutto, che si voglia BD e/o Zen, si avvarrà delle DDR4 e qualsivoglia, si aumenterà la banda, ma poi, alla fine, sarà la stessa minestra. Cioè... soluzioni per l'I/O dei dati ai core ce ne sono... il tutto sta nell'implementarle in caso di necessità.

Ma spero/credo vivamente di no!
Non abbiamo bisogno della stessa minestra, ma neppure AMD ne ha bisogno!

[tuttodigitale]

Originariamente inviato da gridracedriver

io invece apprezzo molto lo sforzo per lo meno per fare un po' di ordine, e sono sempre più convinto che sarà molto simile al CASO 2

esattamente, ho cercato di sintetizzare le nostre idee (non solo le mie, per le quali bastavano un paio di righe) in un grafico che comprende anche valori assurdi, ma ha il pregio del colpo d'occhio ed eliminare previsioni sulle prestazioni troppo alte (incrementi prestazionali superiori al 80%) e troppo basse (incrementi prestazionali negativi).

Originariamente inviato da george_p

....

Ma ci vuole tanto per capire che se offirà in cinebench uno di quei 3 ipc rispetto a XV, ci sono le frequenze necessarie per andare quanto bristol ridge, skylake, e cos' via sempre in cinebench.

ma stiamo scherzando?
ipc specifico o medio?
ma come fai ad azzardare ipotesi di ipc con un range così stretto? (82 di differenza)%,
come fai a dire che ZEN ha una frequenza base compresa in soli 0,96-6,2GHz?
come fai a dire che non andrà peggio di excavator?
come fai a dire che non migliorerà oltre 80% le prestazioni in 15W?
Direi che ho usato semplicemente un pò di buon senso, niente profezia o veggenza.

Ma cavolo questo grafico è generico, che comprende situazioni comuni e/o attese. Nulla di specifico, anche se l'intero post si basa su numeri attendibili e non improvvisati.
Avrei potuto portare la frequenza nel range 150MHz-10GHz, con ipc più basso rispetto ad un core XV e prestazioni a livello di un pentium 3 1GHz o di 30 5960x(non si sa mai ), tutto a svantaggio della leggibilità.

chi voleva usarli per sviluppare una sua idea poteva.
chi voleva rifare tutti i conti ogni volta li poteva fare, li leggevo comunque.
chi le idee le pubblica senza farsi due conti e non voleva guardare il grafico lo faccia, poteva farlo

L'imperfetto non è casuale. La questione grafici è finita qui. Avete frainteso eppure credo di essere stato chiaro.

[paolo.oliva2]

Originariamente inviato da gridracedriver

questo discorso vale in parte per la velocità della cache L3, ma non di certo per le latenze della L1 ed L2 che sono letteralmente doppie o peggio rispetto alle soluzioni Intel, ed i risparmi energetici non si sono visti adottando questo tipo di soluzione segno che hanno fatto il loro tempo, con BD avrebbero dovuto già risvoltarle come un calzino ma non l'hanno fatto probabilmente perché non c'era "nessuno" che si è preso in carico di prendersi questa responsabilità ed i brevetti degli ultimi 3 anni, by keller, sono li a dimostrarlo.

Quello che intendevo dire, è che BD doveva funzionare a 5GHz, quindi le latenze cache a priori erano state fatte e progettate per quelle frequenze. Gli ultimi Intel non so, ma gli i7 X6 non superavano in OC i 5GHz... mentre Piledriver comunque ha benchato a 7,6GHz...
Con questo non voglio certo dire che le cache AMD sono il non plus ultra, ma comunque sufficienti a non creare colli di bottiglia a BD. Del resto, che io sappia, Steamroller/XV hanno aumentato l'IPC fino ad un 25% senza stravolgere le cache.

le cache sono i veri colli di bottiglia delle cpu moderne, non per altro Intel nelle sue ultime architetture ha sempre cercato di migliorarle il più possibile guadagnando discreti punti % di IPC in più

Una ditta non potenzierà mai la parte logica lasciando una cache che crei un collo di bottiglia, come sarebbe inutile realizzare una cache per una mole di dati doppia o tripla rispetto a quanto può elaborare il core.
Come dire... se hai un procio che è 2GHz, inutile che gli metti le DDR3 2000/2200/2400, tanto sarebbero insfruttate...

il resto si è concentrata sulle parte igpu e frequenze operative oramai 3~4ghz def, il 10 core Broadwell rientrerà in 3 ghz a 140watt di TDP, mica noccioline per 20 thread.

Secondo me se Zen X8+8 (16TH) avrà 95W e frequenze sui 3,5GHz, sarebbe possibile vedere un Zen X12/24TH in 140W ALMENO a 3GHz.

[george_p]

Originariamente inviato da tuttodigitale

esattamente, ho cercato di sintetizzare le nostre idee (non solo le mie, per le quali bastavano un paio di righe) in un grafico che comprende anche valori assurdi, ma ha il pregio del colpo d'occhio ed eliminare previsioni sulle prestazioni troppo alte (incrementi prestazionali superiori al 80%) e troppo basse (incrementi prestazionali negativi).



Ma ci vuole tanto per capire che se offirà in cinebench uno di quei 3 ipc rispetto a XV, ci sono le frequenze necessarie per andare quanto bristol ridge, skylake, e cos' via sempre in cinebench.

ma stiamo scherzando?
ipc specifico o medio?
ma come fai ad azzardare ipotesi di ipc con un range così stretto? (82 di differenza)%,
come fai a dire che ZEN ha una frequenza base compresa in soli 0,96-6,2GHz?
come fai a dire che non andrà peggio di excavator?
come fai a dire che non migliorerà oltre 80% le prestazioni in 15W?
Direi che ho usato semplicemente un pò di buon senso, niente profezia o veggenza.

Ma cavolo questo grafico è generico, che comprende situazioni comuni e/o attese. Nulla di specifico, anche se l'intero post si basa su numeri attendibili e non improvvisati.
Avrei potuto portare la frequenza nel range 150MHz-10GHz, con ipc più basso rispetto ad un core XV e prestazioni a livello di un pentium 3 1GHz o di 30 5960x(non si sa mai ), tutto a svantaggio della leggibilità.

chi voleva usarli per sviluppare una sua idea poteva.
chi voleva rifare tutti i conti ogni volta li poteva fare, li leggevo comunque.
chi le idee le pubblica senza farsi due conti e non voleva guardare il grafico lo faccia, poteva farlo

L'imperfetto non è casuale. La questione grafici è finita qui. Avete frainteso eppure credo di essere stato chiaro.

Mah, personalmente, ripeto per l'ennesima volta... avevo solo ironizzato sul caso 1 di zen... tutto il resto non solo non l'ho capito perché non mi ci sono soffermato nulla a guardarlo ma non mi interessa nemmeno al momento... e ogni volta che mi hai risposto da quel primo post ho provato a entrare nel discorso senza nemmeno capire cosa tu volessi intendere... aggiungevi troppo ad una scemenza scritta da me.
Come con questo tuo quote, non posso entrare nel merito per ignoranza, e poca volontà di seguire tutti questi calcoli.

Vabbeh, non volevo creare nessuna "polemica", chiudo qua pure io.

[paolo.oliva2]

Originariamente inviato da Grizlod®

Possibile, sì...
E' disgiunto xkè la L3 è considerata esterna al core e cmq lo stesso core Zen sembra essere molto contenuto (rumors), per cui il die della CPU, potrebbe venir sfruttato al meglio con un adeguata capienza.
Poi subentra sempre il discorso pp.

k

Vi sono programmi/applicazioni che non ne traggono giovamento; mi ricordo per esempio BOINC (od almeno parecchi progetti).
So per certo pero che ve ne stanno una miriade che migliorano, anche considerevolmente, le performance. Videogames in primis.
Non so che prove tu abbia fatto e che programmi usi solitamente, ma di sicuro, non fanno testo...in generale per affermare ciò.

Per quello che ho fatto io... non ho fatto granchè.
Comunque BOINC è un insieme di programmi, anche differenti parecchio tra loro. Quello di SETI, ad esempio, non varia con DDR3 1600 e DDR3 2400.
Ma la L1 e L2 non le puoi cambiare... cioè, il rapporto cache/core rimane lo stesso, occhi le cache e contemporaneamente il core.

Comunque non è solo questione di stesse velocità di frequenza dei core del processore per le L1, L2, ma anche di capienza, set associative, line size e di implementazione nella microarchitettura.

Questo è già differente... ma non era nella filosofia BD. Se vogliamo farla semplice, BD è comunque una architettura alternativa realizzata economicamente... il cui progetto centrale doveva essere il CMT unito al silicio 32nm SOI HKMG ULK su cui c'erano molte aspettative.
Il CMT doveva abbassare il TDP, questo avrebbe permesso più core, contrastando l'SMT a livello di numero TH, ma mentre l'SMT rasddoppia si i TH, ma il 50% nella realtà ha un 30% della potenza del core, il CMT avrebbe permesso lo stesso numero di TH basati tutti su un core fisico, quindi tutti della stessa potenza, e nel complesso l'aspettativa sarebbe stata di uguagliare la potenza Intel per numero di TH.
Poi è chiaro che se il silicio non ha permesso determinate frequenze e non ha permesso più di 16 core, noi stiamo qui ad additare l'IPC.
Però un indice di quello che sarebbe potuto succedere lo abbiamo. Nel mobile, dove Carrizo si può esprimere anche se a 28nm, BD è superiore agli i7 X2 in MT tanto quanto perde in ST. Se il silicio l'avesse permesso, avremmo avuto un FX X8 8TH vs un 6700K con situazione simile, e a parità di possibilità silicio probabilmente un FX X16 nativo vs un 5960X X8 16TH.

Non la voglio fare lunga e sembrare che difendo BD, ma la realtà a me pare questa... non l'IPC, le cache e quant'altro. Inoltre il confronto è irreale... quando si parla di AMD si prende un FX X8, quando si parla di Intel si prende il 6700K o il 5960X. Ci vogliamo rendere conto che un 8320 costa 3 volte di meno di un 6700K, senza scomodare il 5960X o il prox X10 Intel che si mormora prezzato a 1500€? Va benissimo che un 6700K vada più di un 8320, ma ha senso se poi nella realtà al prezzo di un 8320 in alternativa c'è un i3?
In questo contesto, a me interessa relativamente se Zen andrà di meno o di più di Intel, perchè se andasse più di Intel e costasse pure di più, per noi che cambierebbe? L'alternativa VERA è che offra una potenza superiore a Piledriver che si traduca in costo/prestazioni migliore.

Non abbiamo bisogno della stessa minestra, ma neppure AMD ne ha bisogno!

Io concordo in parte su questo. Il problema non è l'architettura, se prendi come modello un procio server. Un Piledriver X16 16TH a 2,8GHz non può contrastare un Xeon X10/X12 20/24TH a 3GHz... ma lo stesso Piledriver, sul 14nm, ammesso e concesso stesse frequenze e TDP dimezzato, potrebbe permettere un Piledriver X32 32TH a 3GHz.
In effetti, a quanto ho scritto sopra, al CMT è mancato il silicio per pareggiare con Intel la potenza a die e a TH.

Cioè, non è che non sono d'accordo con te, ma il procio è un insieme di cose. A paragone, il procio desktop/server non è una macchina da F1 dove si cerca il top in ogni settore, ma una macchina che deve avere un equilibrio tra costo progettuale, prestazioni, costo produzione e prezzo finale e la somma del tutto fa il prodotto vincente o meno. Piledriver non è una accoppiata architettura/silicio vincente, ma un 8320 lo preferisco 1000 volte ad un i3 Intel.

[tuttodigitale]

@george_p
ecco perchè un core ZEN non dovrebbe imho avere le stesse prestazioni di un modulo XV nel MT, caso 2. In numeri:
8 decoder vs 4 decoder
4 ALU vs 4 alu
4 AGU vs 2 AGU
12 porte vs 10 porte

FPU
3 pipeline vs 4 pipeline (sempre 128 bit)
2 FMAC indipendenti vs 1 FMAC (due pipeline occupate).

[paolo.oliva2]

@George_p

Guarda, per me sarebbe addirittura possibile che Zen sia APU e non solamente X86. Del resto sarebbe anche coerente... APU XV con 1 IGP X4, APU Zen con 2 IGP in CF X8+8 sullo stesso socket AM4.

Se ci pensiamo, in questo e più nell'altro TH abbiamo sempre detto cose che alla fine si contraddicono. Da una parte che alla maggioranza di persone basterebbe un X2, dall'altra 5960X e X10 come personificazione di potenza proci.

Io non so come AMD potrebbe aver realizzato Zen, però, credo, che per quanto riguarda il 95% del mercato, un Zen APU X6/X8 con doppia IGP ad un prezzo equo, sfonderebbe il mercato qualsiasi IPC/frequenze avrebbe (almeno 3GHz e non mi sembra non alla portata). Quindi parlare solamente di IPC/cache come arma per il mercato mi sembra aleatorio...

Guarda... un Carrizo X4 batte in MT tutti gli i3 mobile, semplicemente perchè a parità di TH e unito ad una frequenza massima permessa nei 15W, l'architettura BD vale, se il silicio la supporta (e parliamo di AMD 28nm vs Intel 14nm con supercazzuta ultima architettura).
Se Zen fosse ancor più ottimizzato ed efficiente, aggiungici il passaggio dal 28nm al 14nm, che cacchio farebbe? Si spera di più e non di meno...
Poi tutto è possibile.