[Thread Ufficiale] CPU serie FX: AMD Bulldozer/Piledriver - Aspettando Steamroller

[digieffe]

Originariamente inviato da scrat1702

No il calcolo era che 2 core avevano il 180% di prestazioni di 2 core indipendenti, perciò un 10% in meno. Se fosse il 20% converrebbe rifare tutto in favore dei core indipendenti. Aggiungi il 20% alle prestazioni del 8150 e vedi che SB viene preso a calci in , con un 10% invece vai appena a superarlo pero con costi di produzione molto più alti. IMHO!

e dire che del famoso 100+80 (90%) siamo di media a 100+40/50 (70-75%)

EDIT:

Originariamente inviato da papafoxtrot

Appunto per questo dico, che anche il calo di prestazioni rispetto ai due core indipendenti ci sta... Perché comunque quel 150-160% di prestazioni è stato ottenuto con pochi transistor in più. Si spera, certamente, che diventi 180%.

Per cui secondo me il fallimento non è del modulo. Quello che non capisco è perché cercare di schedulare due core a modulo anche quando non si usano tutti i core. Si era sempre detto, anche da parte loro, che bulldozer consentiva, quando un solo core per modulo era usato, un ottimo sfruttamento delle risorse condivise da parte del core, migliorando le prestazioni in single threading...
Per quanto riguarda i transistor è l'uncore che è enorme, e sicuramente scalda e rende più difficile raggingere frequenze elevate.
E poi comunue deve crescere sia l'ipc di un core, sia l'ipc di un modulo.

ok, mediamo sul 150% di media

[papafoxtrot]

Originariamente inviato da paolo.oliva2

Si, però qui andiamo nel discorso CMT/SMT.

Cioè... se il CMT avesse il +50% in più di transistor ma concedesse il +50% di IPC (a caso), ci sarebbe un pareggio almeno, perché non si dovrebbe più parlare di 8150p X8 vs SB X4, ma già almeno un BD X4/X6 vs SB X4 e BD X8 vs SB X6.

Però l'altro vantaggio del CMT/BD è quello di avere l'FO4 di 17, cioè quello di arrivare a frequenze più alte a parità di consumi, cioè quei 800MHz/1GHz in più di un 8150p.

Il problema dell'8150p è che ha un numero spropositato di transistor rispetto all'IPC, perché un BD X8 non riesce a competere con un SB X4, e qui praticamente l'SMT non è che da' un calcio nel... al CMT, ne darebbe 2 a piedi uniti!
A questo aggiungici che per prb di silicio la frequenza non arriva a quanto preventivato per via del TDP... la frittata è bella che pronta. L'8150p è servito.

No paolo, sto cercando di dire che invece non è mica colpa del CMT se i transistor sono così tanti, perché in tutto i moduli di BD e la L3 fanno 1,2 miliardi.

Sarebbe un ottimo risultato, il fatto è che ci sono altri 800 milioni di transistor spuntati da chissà dove.
Almeno, questo è il calcolo, considerando i 213 milioni di transistor a modulo dichiarati da AMD a suo tempo.

Non è una questione di SMT vs CMT, perché il CMT ha comunque consentito il pareggio. Il raddoppio dei transistor rispetto a thuban non è colpa sua!
In ogni caso io continuo a pensare che dovrebbero implementare un SMT su ogni core (assieme al CMT), così da ridurre l'impatto della loro BP cessosa.

Non è un problema di processo produttivo secondo me. 2 miliardi di transistor a 3,6GHz (ok, metà sono a 2,2GHz...) sono un ottimo risultato, che non reputo assolutamente raggiungibile con il processo a 45nm.
Se i trnasistor fossero stati in numero umano, 1 miliardo - 1,4 miliardi, i 4,3GHz erano sicuri. Se questa CPU ha il doppio dei transitor delle altre non puoi mica sperare di spararla a 4,3GHz...
Bulldozer così com'è è un camion... puoi anche mettergli il low-k, puoi ottimizzare il processo, ma non lo fai diventare un go-kart!
Laborghini cala i kg ad ogni generazione, oltre ad aumentare i cavalli... Qui invece si è passati dal peso di una gallardo a quello di un range rover... Puoi mettergli il 4.4 a benza biturbo, ma anche un boxterino col 2.9 turbo te la mette nelle chiappe....

[Ishiki Takai]

Iscritto

[tuttodigitale]

Originariamente inviato da papafoxtrot

No paolo, sto cercando di dire che invece non è mica colpa del CMT se i transistor sono così tanti, perché in tutto i moduli di BD e la L3 fanno 1,2 miliardi.

ma non dimentichiamo la cache L2 da 8MB

[tuttodigitale]

Originariamente inviato da papafoxtrot

Se questa CPU ha il doppio dei transitor delle altre non puoi mica sperare di spararla a 4,3GHz...

Non è così, non penserai mica che la cache memory consumi uno sproposito? Non è mica un caso se i modulisono separati dalla cache.

[Athlon 64 3000+]

Trinity non avrà penso i problemi di essere troppo grosso come die size.
Già si sa che verranno tolti i 4 link HT,2 moduli e tutta la L3 che occupano tutti parecchio spazio.
Magari ottimizzeranno la logica di controllo rispetto a Zambezi da fargli occupare meno spazio,ma non il controller di memoria che credo richiederà lo stesso spazio.
Riguardo il controller PCI-ex non so quanto spazio occuperà.
Poi dovrebbe riuscire a metterci anche una GPU con 640SP di classe WILV4 e alla fine la superficie di Trinity sarà forse leggermente più grande di Llano.

[papafoxtrot]

Originariamente inviato da tuttodigitale

ma non dimentichiamo la cache L2 da 8MB

Originariamente inviato da tuttodigitale

Non è così, non penserai mica che la cache memory consumi uno sproposito?

La cache L2 è inclusa nel modulo e quindi nei 213 milioni di transistor.
Non penso che l'uncore consumi uno sproposito, ma da che mondo e mondo più il chip è grosso più fai fatica a salire... E comunque la cache è sempre stata un limite, anche se non pesante al clock dei processori..
I conti non li faccio io da solo, sono riportati anche qui: http://www.xbitlabs.com/news/cpu/dis...er_Fiasco.html
Lasciando stare la news che secondo me è solo in parte credibile.
In ogni caso converrai con me che non si può dire che il PP è cattivo perché non fa arrivare questo camion a 4,3GHz. Io trovo invece che 2 miliardi di transistor (il doppio di thuban) a 3,6GHz (maggiore di thuban) con gli stessi consumi sia un ottimo risultato, e non mi sarei mai aspettato di più.
Potete guardare i miei post di gennaio, quando prognosticavo un X8 a 3,5 - 3,6GHz e un X4 a 4,2 - 4,5GHz...

[george_p]

Originariamente inviato da Labview

Ho letto dei post nelle pagine precendenti relative alla possibilità di disabilitare o attivare i core in modo indipendente ecc..



Ma che dubbi avete?

è solo questione di tempo e poi quasi tutte le mobo utilizzeranno la gestione completa dei core.
Se asus è ancora ai bios beta non è una novità, e so anche il perchè..

...e non ce lo puoi dire??

[tuttodigitale]

Originariamente inviato da Athlon 64 3000+

Trinity non avrà penso i problemi di essere troppo grosso come die size.

Su bulldozer notebook aggiungo un fatto: è previsto a breve il lancio di una cpu server con 8 core da 2,5GHz e un TDP di soli 35 W, valore inferiore ad un i7 quad core mobile e in linea con quelli dei migliori i7 dual core/4thread.
Niente male davvero.

Certo è inspiegabile che 8150 con un clock superiore del 44% abbia un TDP superiore del 257%.
A titolo di confronto tra un i7 mobile e i7 2600k a fronte di un clock superiore del 41% il TDP aumenta del 111%.

In altre termini se i consumi di bulldozer in funzione della frequenza avessero lo stesso andamento il TDP di un 8150p doveva essere di 75W.
Chi sa spiegarmi questa enorme differenza?

[papafoxtrot]

Originariamente inviato da tuttodigitale

Su bulldozer notebook aggiungo un fatto: è previsto a breve il lancio di una cpu server con 8 core da 2,5GHz e un TDP di soli 35 W, valore inferiore ad un i7 quad core mobile e in linea con quelli dei migliori i7 dual core/4thread.
Niente male davvero.

Certo è inspiegabile che 8150 con un clock superiore del 44% abbia un TDP superiore del 257%.
A titolo di confronto tra un i7 mobile e i7 2600k a fronte di un clock superiore del 41% il TDP aumenta del 111%.

In altre termini se i consumi di bulldozer in funzione della frequenza avessero lo stesso andamento il TDP di un 8150p doveva essere di 75W.
Chi sa spiegarmi questa enorme differenza?

Beh ad esempio nell'intel devi togliere e riaggiungere il consumo della GPU che è uguale nei due casi.
Quindi togli, metti, 15W dal portatile, toglili dal 2600k e rifai il rapporto.
E già qualcosa è cambiato...

[capitan_crasy]

Originariamente inviato da tuttodigitale

Su bulldozer notebook aggiungo un fatto: è previsto a breve il lancio di una cpu server con 8 core da 2,5GHz e un TDP di soli 35 W, valore inferiore ad un i7 quad core mobile e in linea con quelli dei migliori i7 dual core/4thread.
Niente male davvero.

Certo è inspiegabile che 8150 con un clock superiore del 44% abbia un TDP superiore del 257%.
A titolo di confronto tra un i7 mobile e i7 2600k a fronte di un clock superiore del 41% il TDP aumenta del 111%.

In altre termini se i consumi di bulldozer in funzione della frequenza avessero lo stesso andamento il TDP di un 8150p doveva essere di 75W.
Chi sa spiegarmi questa enorme differenza?

Il Bulldozer che conosciamo adesso sarà relativamente diverso dalle soluzioni APU di seconda generazione...
Piledriver non avrà la cache L3 ed è basato su BD2; inoltre su campo mobile sono previsti modelli con un TDP massimo di 60w ad un minimo di 35W.
Per quanto riguarda Trinity per il mercato desktop ci si aspetta che aumenti le prestazioni soprattutto nella GPU mantenendo almeno lo stesso consumo delle soluzioni Llano.

[digieffe]

Originariamente inviato da papafoxtrot

No paolo, sto cercando di dire che invece non è mica colpa del CMT se i transistor sono così tanti, perché in tutto i moduli di BD e la L3 fanno 1,2 miliardi.

Sarebbe un ottimo risultato, il fatto è che ci sono altri 800 milioni di transistor spuntati da chissà dove.
Almeno, questo è il calcolo, considerando i 213 milioni di transistor a modulo dichiarati da AMD a suo tempo.

Non è una questione di SMT vs CMT, perché il CMT ha comunque consentito il pareggio. Il raddoppio dei transistor rispetto a thuban non è colpa sua!
In ogni caso io continuo a pensare che dovrebbero implementare un SMT su ogni core (assieme al CMT), così da ridurre l'impatto della loro BP cessosa.

Non è un problema di processo produttivo secondo me. 2 miliardi di transistor a 3,6GHz (ok, metà sono a 2,2GHz...) sono un ottimo risultato, che non reputo assolutamente raggiungibile con il processo a 45nm.
Se i trnasistor fossero stati in numero umano, 1 miliardo - 1,4 miliardi, i 4,3GHz erano sicuri. Se questa CPU ha il doppio dei transitor delle altre non puoi mica sperare di spararla a 4,3GHz...
Bulldozer così com'è è un camion... puoi anche mettergli il low-k, puoi ottimizzare il processo, ma non lo fai diventare un go-kart!
Laborghini cala i kg ad ogni generazione, oltre ad aumentare i cavalli... Qui invece si è passati dal peso di una gallardo a quello di un range rover... Puoi mettergli il 4.4 a benza biturbo, ma anche un boxterino col 2.9 turbo te la mette nelle chiappe....

indipendentemente da tutto, io credo, in attesa degli analisti, che considerando il singolo core non si avrebbe motivo di mettere l'HT.
Considerando il modulo potrebbe essere... a questo punto è necessario capire se è più semplice potenziare il BP o aggiungere l'HT.

l'HT la vedo più difficoltosa da implementare vista l'organizzazione CMT...
Sperando di non spararla grossa, potrebbero raddoppiare i BP, con 1 solo core sembra essere sufficiente...


EDIT: a proposito dei 2Mld di transistor... è evidente che BD è una cpu server...
ricordate che lo davano con 1MB di L2 a modulo?
non hanno avuto tempo di "segare" tutte le parti server in eccesso...
probabilmente utilizzeranno questa prima incarnazione di BD anche come test per interlagos...

per poi tagliare tutto il non necessario...

[tuttodigitale]

Originariamente inviato da papafoxtrot

In ogni caso converrai con me che non si può dire che il PP è cattivo perché non fa arrivare questo camion a 4,3GHz. Io trovo invece che 2 miliardi di transistor (il doppio di thuban) a 3,6GHz (maggiore di thuban) con gli stessi consumi sia un ottimo risultato, e non mi sarei mai aspettato di più.
Potete guardare i miei post di gennaio, quando prognosticavo un X8 a 3,5 - 3,6GHz e un X4 a 4,2 - 4,5GHz...

Mi chiedo allora dove sia il vantaggio di utilizzare un FOA decisamente più aggressivo di Thuban se, ed è facile immaginarlo, un Phenom X8 sarebbe stato in grado di raggiungere i 3,6 GHz a default (da che mondo è mondo l'architettura k10 sale meglio di SB e nehalem a parità di PP).

Originariamente inviato da papafoxtrot

http://www.xbitlabs.com/news/cpu/dis...er_Fiasco.html
Lasciando stare la news che secondo me è solo in parte credibile.
I

Cioè mi sta dicendo che AMD non ha progettato le parti critiche a mano? Ci credi per davvero. Allora mi spieghi perchè ci hanno messo tutti questi anni per immettere sul mercato un architettura rivoluzionaria nel progetto (questo si)?

Originariamente inviato da papafoxtrot

ma da che mondo e mondo più il chip è grosso più fai fatica a salire...

a parità di architettura.

IMHO, quando le rese del 32nm saranno accettabili uscirà un FX a doppio modulo nativo

[Mister D]

Originariamente inviato da capitan_crasy

Il Bulldozer che conosciamo adesso sarà relativamente diverso dalle soluzioni APU di seconda generazione...
Piledriver non avrà la cache L3 ed è basato su BD2; inoltre su campo mobile sono previsti modelli con un TDP massimo di 60w ad un minimo di 35W.
Per quanto riguarda Trinity per il mercato desktop ci si aspetta che aumenti le prestazioni soprattutto nella GPU mantenendo almeno lo stesso consumo delle soluzioni Llano.

Ciao,
innanzitutto ti rinnovo i complimenti per tutta la bravura e la pazienza messa in campo per tenere in piedi tutti questi thread ufficiali. Complimenti davvero!
Passiamo invece alla mia domanda: il core piledriver, alias BD2, sarà comune sia agli FX 4/6/8 core su AM3+, sia agli FX 6/8/10 core su FM2 sia ai due moduli contenuti in trinity?
Da cui nessuno avrà più cache di terzo livello?
No perché devo aver capito male io qualche passaggio
Io pensavo che la versione senza cache l3 fosse quella solo di trinity, mentre sia quella su FM2 sia quella per am3+ avessero la L3....

[paolo.oliva2]

Originariamente inviato da digieffe

indipendentemente da tutto, io credo, in attesa degli analisti, che considerando il singolo core non si avrebbe motivo di mettere l'HT.
Considerando il modulo potrebbe essere... a questo punto è necessario capire se è più semplice potenziare il BP o aggiungere l'HT.

l'HT la vedo più difficoltosa da implementare vista l'organizzazione CMT...
Sperando di non spararla grossa, potrebbero raddoppiare i BP, con 1 solo core sembra essere sufficiente...


EDIT: a proposito dei 2Mld di transistor... è evidente che BD è una cpu server...
ricordate che lo davano con 1MB di L2 a modulo?
non hanno avuto tempo di "segare" tutte le parti server in eccesso...
probabilmente utilizzeranno questa prima incarnazione di BD anche come test per interlagos...

per poi tagliare tutto il non necessario...

Beh... io avrei una soluzione... drastica , molto veloce e indolore.

Hai presente il modulo con un core disattivato da bios?

Ebbene, anziché disattivarlo da bios, TOGLI ogni transistor dedicato a quel core, porti la L2 ad 1MB e la L3 ad 1MB a modulo.
I moduli li porti a 8, quindi sempre un 8TH come l'8150p TUTTI completamente fisici e non logici, avresti subito un incremento di IPC ST, l'MT pure... però probabilmente a frequenze inferiori ma di poco per via di un TDP superiore per un IPC superiore. La logica Turbo rimarrebbe inalterata... tutto si limiterebbe ad un TAGLIA ed INCOLLA.
Se proprio si volesse strafare, porti la L2 a 512KB e la L3 la aumenti del 50% e la rendi inclusiva.

[xk180j]

Originariamente inviato da papafoxtrot

No paolo, sto cercando di dire che invece non è mica colpa del CMT se i transistor sono così tanti, perché in tutto i moduli di BD e la L3 fanno 1,2 miliardi.

Sarebbe un ottimo risultato, il fatto è che ci sono altri 800 milioni di transistor spuntati da chissà dove.
Almeno, questo è il calcolo, considerando i 213 milioni di transistor a modulo dichiarati da AMD a suo tempo.

Non è una questione di SMT vs CMT, perché il CMT ha comunque consentito il pareggio. Il raddoppio dei transistor rispetto a thuban non è colpa sua!
In ogni caso io continuo a pensare che dovrebbero implementare un SMT su ogni core (assieme al CMT), così da ridurre l'impatto della loro BP cessosa.

Non è un problema di processo produttivo secondo me. 2 miliardi di transistor a 3,6GHz (ok, metà sono a 2,2GHz...) sono un ottimo risultato, che non reputo assolutamente raggiungibile con il processo a 45nm.
Se i trnasistor fossero stati in numero umano, 1 miliardo - 1,4 miliardi, i 4,3GHz erano sicuri. Se questa CPU ha il doppio dei transitor delle altre non puoi mica sperare di spararla a 4,3GHz...
Bulldozer così com'è è un camion... puoi anche mettergli il low-k, puoi ottimizzare il processo, ma non lo fai diventare un go-kart!
Laborghini cala i kg ad ogni generazione, oltre ad aumentare i cavalli... Qui invece si è passati dal peso di una gallardo a quello di un range rover... Puoi mettergli il 4.4 a benza biturbo, ma anche un boxterino col 2.9 turbo te la mette nelle chiappe....

Concordo e a questo punto mi viene da pensare che considerando che bjt2 ha detto chè l'architettura in se è esente da bug gravi che ne limitino le prestazioni (che potrebbero essere risolti con un nuovo step) com'è possibile migliorarle solo salendo di frequenza visto l'ipc?

[digieffe]

Originariamente inviato da tuttodigitale

Mi chiedo allora dove sia il vantaggio di utilizzare un FOA decisamente più aggressivo di Thuban se, ed è facile immaginarlo, un Phenom X8 sarebbe stato in grado di raggiungere i 3,6 GHz a default (da che mondo è mondo l'architettura k10 sale meglio di SB e nehalem a parità di PP).

se fosse come hai scritto avremmo che le apu k12 con la gpu disattivata (esiste già una versione) andrebbe a default ad oltre 4ghz mentre si ferma in overclock a 3.6 perchè il processo produttivo a 32nm in questo momento è peggiore del 45nm (consuma solo meno ma per il resto non sale ecc)

[Mister D]

Originariamente inviato da paolo.oliva2

Beh... io avrei una soluzione... drastica , molto veloce e indolore.

Hai presente il modulo con un core disattivato da bios?

Ebbene, anziché disattivarlo da bios, TOGLI ogni transistor dedicato a quel core, porti la L2 ad 1MB e la L3 ad 1MB a modulo.
I moduli li porti a 8, quindi sempre un 8TH come l'8150p TUTTI completamente fisici e non logici, avresti subito un incremento di IPC ST, l'MT pure... però probabilmente a frequenze inferiori ma di poco per via di un TDP superiore per un IPC superiore. La logica Turbo rimarrebbe inalterata... tutto si limiterebbe ad un TAGLIA ed INCOLLA.
Se proprio si volesse strafare, porti la L2 a 512KB e la L3 la aumenti del 50% e la rendi inclusiva.

Scusa Paolo ma non ti sembra un po' troppo drastica come soluzione? In pratica butteresti tutta l'idea del modulo e ritorneresti ad un core singolo completo di unità INT e FP. In pratica sarebbe il famoso thuban x8 a 32 con FO4 17
Rimanendo più con i piedi per terra trovo più facile che piledriver non abbia più tutti quei link hipertransport risparmiando un bel pò di silicio, che abbia il controller pci-ex integrato, un BPU migliorata e più frequenza. Ovviamente in due packing, uno am3+ con il controller PCI-ex disabilitato e uno per FM2 con l'aggiunta di un modulo per la versione da 10 core, sempre che la facciano. Tutto condito da maggiori frequenze e consumi inalterati.
Mentre per trinity toglieranno ai due moduli anche la L3.
Così accontenti i clienti che hanno già la scheda madre am3+ (che altrimenti avrebbe una vita brevissima) e metteresti le basi per avere un socket unito FM2.
Io trovo più probabile questa di soluzione e mi sembra che le slide vadano in quella direzione. Poi va bè che il marketing di amd purtroppo non va preso troppo sul serio però penso che quelle slide abbiano un buon fondo di verità!

[digieffe]

Originariamente inviato da paolo.oliva2

Beh... io avrei una soluzione... drastica , molto veloce e indolore.

Hai presente il modulo con un core disattivato da bios?

Ebbene, anziché disattivarlo da bios, TOGLI ogni transistor dedicato a quel core, porti la L2 ad 1MB e la L3 ad 1MB a modulo.
I moduli li porti a 8, quindi sempre un 8TH come l'8150p TUTTI completamente fisici e non logici, avresti subito un incremento di IPC ST, l'MT pure... però probabilmente a frequenze inferiori ma di poco per via di un TDP superiore per un IPC superiore. La logica Turbo rimarrebbe inalterata... tutto si limiterebbe ad un TAGLIA ed INCOLLA.
Se proprio si volesse strafare, porti la L2 a 512KB e la L3 la aumenti del 50% e la rendi inclusiva.

non è che non si possa fare, fatto sta che, considerando la mia ignoranza in materia, dal momento in cui la pensi al momento in cui escono i primi proci servono da 1 a 1.5 anni (credo, così leggevo in giro)...

sarebbe più semplice fare solo un taglia (immagino mesi ma meno di un anno) vedi core stars.

[digieffe]

Originariamente inviato da Mister D

Scusa Paolo ma non ti sembra un po' troppo drastica come soluzione? In pratica butteresti tutta l'idea del modulo e ritorneresti ad un core singolo completo di unità INT e FP. In pratica sarebbe il famoso thuban x8 a 32 con FO4 17
Rimanendo più con i piedi per terra trovo più facile che piledriver non abbia più tutti quei link hipertransport risparmiando un bel pò di silicio, che abbia il controller pci-ex integrato, un BPU migliorata e più frequenza. Ovviamente in due packing, uno am3+ con il controller PCI-ex disabilitato e uno per FM2 con l'aggiunta di un modulo per la versione da 10 core, sempre che la facciano. Tutto condito da maggiori frequenze e consumi inalterati.
Mentre per trinity toglieranno ai due moduli anche la L3.
Così accontenti i clienti che hanno già la scheda madre am3+ (che altrimenti avrebbe una vita brevissima) e metteresti le basi per avere un socket unito FM2.
Io trovo più probabile questa di soluzione e mi sembra che le slide vadano in quella direzione. Poi va bè che il marketing di amd purtroppo non va preso troppo sul serio però penso che quelle slide abbiano un buon fondo di verità!

penso che ciò che hai scritto sia abbastanza realistico.

Spero sempre in qualche ottimizzazione "a mano" di qualche componente che escluso l'incremento previsto per Piledriver faccia avvicinare quel 150% al 180%