[Thread Ufficiale] AMD RYZEN AM5 ZEN4

[paolo.oliva2]

Originariamente inviato da ionet

altro test per Strix Point, questa volta a 2,3GHz
a meno della meta' di clock gia' ha messo dietro lo stato dell'arte precedente

https://wccftech.com/amd-strix-point...ix-hawk-point/

e' emerso anche un documento tecnico(se vero) dove si confermano le spec di Strix Point e Halo

https://videocardz.com/newz/amd-ryze...2mb-mall-cache

Incredibile, alla faccia del +10/+15% su Zen4, su queste basi il +46% del 9950X sul 7950X parrebbe possibilissimo.

2 punti.

L'hanno testato su Linux, dove notoriamente AMD performa di più.

il clock è di 2,3GHz, ma li sbagliano a considerare un clock finale > 2X, perchè è un ibrido e dubito che si passi da ~4GHz da Zen4C a ~4,6GHz con Zen5C.

Inoltre è sballatissimo il confronto con l'ibrido Intel Alder/Raptor, perchè l'ibrido Intel si basava su 1 core P e 2 core E. AMD pare mettere 1 core C al posto di 1 core P (e quindi mira ad aumentare l'efficienza), e non 2 core C al posto di 1 core P (che ovviamente aumenterebbe anche la prestazione). Praticamente il core C AMD uguaglia i TH di 2 core E Intel, ma pompa di più di 2 core E Intel, e manco di poco.

Cioè, facendo un paragone con il 14600K, questo ibrido AMD nella migliore delle ipotesi (per Intel ) avrebbe -2 core C (ipotizzando 6 core P + 6 core C), ma potrebbe anche essere un X4 core P + X8 core C (ed in questo caso -2 core P).

Comunque il core Zen C se lo magna il core E Intel, ma se lo magna proprio... perchè questo X12 ibrido con 24TH MOBILE, polverizzerebbe il 14600K desktop, oltretutto questo X12 AMD avrebbe un TDP di 28W, mentre il 14600 Intel ha un TDP base di 65W.

[paolo.oliva2]

Ho installato sulla mia mobo il bios con supporto Zen5.

Tutto ok a def, quando ci ho messo le mani per cambiare DDR5 Jedec 4800 con EXPO 6000, PBO, CO, e tutto l'ambaradan, non boosta più, si ferma al test delle DDR5 per 2 minuti, forse più e poi si spegne. (il server imgbb è off-line, non posso postare screen).

Al che l'ho lasciato a def, senza toccare nulla. Non faccio la procedura per installare il bios precedente... perchè se scappa fuori Zen5 disponibile tra 1 mese, avrei già tutto pronto per l'upgrade al 9950X.

In PVT accetto offerte per il mio 7950X di ottobre 2023 .

P.S. EDIT
Trovato l'inghippo... con bus a 101MHz si impalla con il test DDR5 EXPO.

[conan_75]

Originariamente inviato da paolo.oliva2

Ho installato sulla mia mobo il bios con supporto Zen5.

Tutto ok a def, quando ci ho messo le mani per cambiare DDR5 Jedec 4800 con EXPO 6000, PBO, CO, e tutto l'ambaradan, non boosta più, si ferma al test delle DDR5 per 2 minuti, forse più e poi si spegne. (il server imgbb è off-line, non posso postare screen).

Al che l'ho lasciato a def, senza toccare nulla. Non faccio la procedura per installare il bios precedente... perchè se scappa fuori Zen5 disponibile tra 1 mese, avrei già tutto pronto per l'upgrade al 9950X.

In PVT accetto offerte per il mio 7950X di ottobre 2023 .

P.S. EDIT
Trovato l'inghippo... con bus a 101MHz si impalla con il test DDR5 EXPO.

Lascia il bus a 100.
Crea solo casini provare a salire.

[paolo.oliva2]

Originariamente inviato da conan_75

Lascia il bus a 100.
Crea solo casini provare a salire.

prima andava benissimo (migliora l'ST in collaborazione al CO negativo)... penso che il problema sia che è un bios BETA, mi pare che i tempi del 1° test DDR5 siano doppi...

Comunque guarda... è solamente la fobia del perfezionismo di ottenere il massimo, perchè alla fin fine facendo la macedonia di tutto quanto possibile, arrivi a +3%, forse +4%... che nella pratica è nulla.

Ora la paranoia è quanto prezzerà AMD Zen5

[paolo.oliva2]

Comunque facendo il sunto di tutti i rumor, la vedo tragica per il portafoglio, sto Zen5. Mi baso su una semplicissima riflessione... Zen5 pare verrà commercializzato tra 1 mese, massimo 2, eppure di abbassamenti listino Zen4 per pulire i magazzini, nada.

A mio parere... Zen4 non ha prb particolari di listino vs Raptor... quindi se AMD non ha intenzione di abbassare il listino Zen4, è ovvio che Zen5 deve costare marcatamente di più di Zen4, perchè AMD speri di pulire i magazzini da Zen4.

Ovvio che se Zen5 confermerà i rumor di incremento prestazioni, Zen5 potrebbe avere un aumento dal +30% al +50%... cioè 9950X da 700€ a 800€ circa su un 7950X a 550€.

[ionet]

Originariamente inviato da paolo.oliva2

Comunque facendo il sunto di tutti i rumor, la vedo tragica per il portafoglio, sto Zen5. Mi baso su una semplicissima riflessione... Zen5 pare verrà commercializzato tra 1 mese, massimo 2, eppure di abbassamenti listino Zen4 per pulire i magazzini, nada.

o pure semplicemente Zen5 esce piu' in la, tra fine estate a autunno inoltrato

ma poi perche dovrebbero avere fretta di deprezzarli e svuotare i magazzini?
quando esce la serie 9000 sconteranno la precedente e conviveranno insieme, come hanno sempre fatto con le precedenti generazioni
poi che all'inizio i prezzi dei nuovi saranno gonfiati..sicuro

[paolo.oliva2]

Originariamente inviato da ionet

o pure semplicemente Zen5 esce piu' in la, tra fine estate a autunno inoltrato

ma poi perche dovrebbero avere fretta di deprezzarli e svuotare i magazzini?
quando esce la serie 9000 sconteranno la precedente e conviveranno insieme, come hanno sempre fatto con le precedenti generazioni
poi che all'inizio i prezzi dei nuovi saranno gonfiati..sicuro

Ma... un OEM ha dichiarato la commercializzazione di Zen5 imminente... i bios di norma li distribuisci un 2 mesi prima, e sono usciti a metà aprile... anche la telenovela dei bench la fai quando sei prossimo a commercializzare... la sceneggiata di farlo con un ES di gennaio quando la produzione in volumi AMD l'ha iniziata in febbraio... siamo a fine aprile, i proci finiti li ha di certo, anche perchè gli OEM il bios distribuito sarà anche beta, ma per distribuirlo mi pare ovvio che l'abbiano fatto su Zen5 finale.
Oltre a ciò, comunque, in Europa c'è agosto, quindi o salti agosto e li distribuisci a settembre o, per forza di cose, li distribuisci a luglio, ma non fine luglio, almeno mai primi, se non ovviamente a giugno.

il problema prezzi c'è eccome... perchè Zen4 il suo prezzo contro Raptor lo tiene, e con Zen5 può utilizzare lo stesso metro del prezzo prestazioni... ed è quello il punto, perchè un Zen5 +20% devi perforza abbassare il listino di Zen4... perchè con un 7950X a 500€, chiunque prenderebbe un 9950X a 600€. Diverso se +40% prestazionale, perchè allora sarebbe 700€ vs 500€.

Il problema è che Arrow se proprio arriverà nel 2024 sarà verso dicembre... 6 mesi di Zen5 sarebbero lunghissimi... se poi arriverà più tardi, peggio ancora.
Tocca sperare che AMD abbia in programma Zen6 per fine 2025 e quindi se vuole pompare i volumi di Zen5 deve obbligatoriamente prezzarlo decentemente.

[MajesticSpinach]

Ho provato a misurare l'IPC di Strix Point usando i dati del terzo sample di geekbench. Su geekbench 5 l'IPC single threaded rimane lineare con la frequenza.
Non considero il test AES visto che nel benchmark del sample ha valori anomali.

7840HS 5.066 Ghz su Linux (top 10% dei risultati):
Integer Score 1678, Floating Point Score 2068
perf/ghz: 331 INT, 408 FP

Strix Point 2.334Ghz su Linux:
Integer Score 1011, Floating Point Score 1404
perf/ghz: 433 INT, 602 FP

A frequenza normalizzata Strix Point è +30.8% INT e +47.5% FP rispetto a Phoenix.
Se considero la frequenza massima, che per il prodotto finale sembra essere di 5.5Ghz vs i 5.2Ghz di Phoenix, ottengo circa +38% INT e +55% FP.

[paolo.oliva2]

A livello di architettura, cioè aumento di IPC, la mia aspettativa era >+20%, ma ad essere veramente ottimisti, avrei pensato di arrivare a +30%, e non di più.

Anche più sorprendente è il silicio... personalmente credevo in un -100/-200MHz vs il 5nm (stile 8700G).

[wulff73]

Apple col passaggio da 5 a 3nm TSMC, a parità di core e con le ottimizzazioni del caso, ha fatto circa un +15% abbondante in single e multi:

M3 Compared to the M2
One of the changes between the M2 and M3 is that the M3 chip has a more advanced fabrication process bringing it down to just 3nm versus the 5nm of the M2 series. The number of transistors in the M3 is 5 billion more than the 20 billion of the M2. This increase means that the capabilities of the M3 are improved. As expected, the M3 outperforms the M2 by nearly 20% in single-core tasks. It outperforms more than 20% for multi-core tasks. Overall, the performance increase from the M2 to the M3 is about 15%.

The 3nm fabrication process means that the M3 has a higher performance while not having an increase in power consumption.

Fonte: https://macback.co.uk/blog/which-is-...-m3-or-the-m2/

I consumi sono rimasti paragonabili tra le due nanometrie (è migliorata ovviamente la performance quindi alla fine il notebook risparmia energia finendo il lavoro prima).

Se le performance che prevedete sopra si avvereranno... AMD avrà fatto praticamente un miracolo!

[Ubro92]

M3 sarà sempre su base ARM in termini di consumi e calore sarà sempre una spanna sopra, oltre alle ottimizzazioni software per quello specifico soc, ci saranno anche soluzioni completamente passive.

A livello hardware si andrà a scontrare con lo snapdragon X Elite, di cui hanno già trapelato qualche bench, con punteggi anche molto interessanti, sarà penalizzato soprattutto per lo scarso parco software su Windows specifico per ARM.



Zen 5 é sempre un x86, si andrà a scontare direttamente con le prossime soluzioni di Intel su nodo 20A (desktop) e 18A mobile.

Inviato dal mio M2012K11AG utilizzando Tapatalk

[paolo.oliva2]

Originariamente inviato da wulff73

Apple col passaggio da 5 a 3nm TSMC, a parità di core e con le ottimizzazioni del caso, ha fatto circa un +15% abbondante in single e multi:

M3 Compared to the M2
One of the changes between the M2 and M3 is that the M3 chip has a more advanced fabrication process bringing it down to just 3nm versus the 5nm of the M2 series. The number of transistors in the M3 is 5 billion more than the 20 billion of the M2. This increase means that the capabilities of the M3 are improved. As expected, the M3 outperforms the M2 by nearly 20% in single-core tasks. It outperforms more than 20% for multi-core tasks. Overall, the performance increase from the M2 to the M3 is about 15%.

The 3nm fabrication process means that the M3 has a higher performance while not having an increase in power consumption.

Fonte: https://macback.co.uk/blog/which-is-...-m3-or-the-m2/

I consumi sono rimasti paragonabili tra le due nanometrie (è migliorata ovviamente la performance quindi alla fine il notebook risparmia energia finendo il lavoro prima).

Se le performance che prevedete sopra si avvereranno... AMD avrà fatto praticamente un miracolo!

Ma da quel che pare, Zen5 sarebbe tutto sul 4nm a parte Zen5C come chiplet server (perchè sembra X32).

Ma chi si aspettava un 4nm così? Cacchio, un 8700G perde almeno 400-600MHz sul 5nm (5,1GHz max 8700G vs 5,7GHz 7950X), e poi un 4nm a +200MHz?

Per l'incremento IPC diciamo che lo sapeva solamente AMD cosa perdeva per il front-end... al di fuori l'unica voce autorevole era Jim Keller, e lui l'aveva detto >+30%, soltanto che se dal >+30% si arriva a oltre +40% (il silicio non c'entra), beh... certamente AMD ha fatto un buon lavoro (o aveva fatto un cattivo lavoro sul precedente, perchè la differenza tra 2 architetture è tra quello che non si è fatto nella precedente e quello che si è fatto nella successiva).

Comunque Apple ha prodotto sul 3nm, N3 per intenderci, mentre Intel pare N3B ed AMD N3E. Dall'N3 all'N3B e all'N3E c'è un salto di performances, efficienza e resa.
Apple ha si l'esclusiva di 6 mesi da TSMC sul nuovo nodo, ma comunque si becca un nodo che non può essere affinato in quanto produce in volume per 6 mesi solamente per lei. Della serie, è ovvio che un die a 3nm (N3) Apple offra di più degli altri che ancora sono sulla nanometria precedente, però serve per capire quanto può dare il nodo successivo sul precedente, ma non quanto potrà dare al massimo. N5 --> N3 è una cosa, N4P/N4X --> N3 un'altra, N4P/N4X --> N3X/N3P un'altra ancora.

Quello che sconvolge (positivamente) è quello che ci attenderà con le nuove nanometrie. Se da un 5nm (N5) si è arrivati a N4P/N4X (che è lo stesso nodo ma affinamenti diversi), l'affinamento e miglioramento sull'N3 sarà simile, e comunque già da TSMC c'è L'N2 che è già pronto per la produzione a rischio.

Cioè, lo stesso 7950X, sull'N5 è 230W 5,7GHz, se lo immaginassimo sull'N4X/P probabilmente sarebbe 6GHz 200W (e probabilmente girerebbe a 5,5GHz in MT vs 5,3GHz), sul 3nm X/P potrebbe essere 150W 6GHz e sul 2nm?

[wulff73]

Originariamente inviato da paolo.oliva2

Ma da quel che pare, Zen5 sarebbe tutto sul 4nm a parte Zen5C come chiplet server (perchè sembra X32).

Ma chi si aspettava un 4nm così? Cacchio, un 8700G che per buoni almeno meno 400-600MHz sul 5nm, e poi un 4nm a +200MHz?

Per l'incremento IPC diciamo che lo sapeva solamente AMD cosa perdeva per il front-end... al di fuori l'unica voce autorevole era Jim Keller, e lui l'aveva detto >+30%, soltanto che se dal >+30% si arriva a oltre +40% (il silicio non c'entra), beh... certamente AMD ha fatto un buon lavoro (o aveva fatto un cattivo lavoro sul precedente).

Devi considerare che tutto Zen 5 è su base 4/3nm con processo tecnologico FinFET e pertanto offre (cito testualmente) un marginale incremento prestazionale (rispetto al processo produttivo precedente) in quanto si sono raggiunti i limiti dell'altezza dei fin, della lunghezza dei gate e del numero dei fin per transitor e pertanto non c'è più spazio per ulteriori miglioramenti con questa tecnologia.



Senza contare l'aumento della temperatura su cui Apple ci ha già sbattuto le corna con i suoi M.

[paolo.oliva2]

Originariamente inviato da wulff73

Devi considerare che tutto Zen 5 è su base 4/3nm con processo tecnologico FinFET e pertanto offre (cito testualmente) un marginale incremento rispetto al processo produttivo precedente in quanto si sono raggiunti i limiti dei fin, della lunghezza del gate e del numero dei fin per transitor:



Senza contare l'aumento della temperatura su cui Apple ci ha già sbattuto le corna con i suoi M.

Si, ma infatti lì lo dice chiaramente.

Apple N3 è una cosa, il produttore X con N3B/E un'altra... ma quando AMD produrrà sull'N3E in volume tutta l'offerta, Apple avrà l'N2, che per quanto possa essere sfigato, sarà comunque migliore degli affinamenti N3* precedenti.

Ma fa parte della strategia commerciale Apple... che praticamente ti fa credere che il suo prodotto è migliore degli altri perchè Apple vale.
In realtà, se ci togli l'enorme vantaggio di una CPU ben più snella dell'ISA X86, un parco software/driver fatto a misura senza prb di compatibilità, e a questo il vantaggio silicio...

[paolo.oliva2]

https://www.hwupgrade.it/news/cpu/ts...ta_126586.html

Qua c'è un articolo di HWupgrade sui nuovi processi TSMC, relativi guadagni e tempistiche, riportato ufficialmente da TSMC.

Leggendolo si spiega il perchè AMD abbia continuato sul 5nm (inteso 5nm madre e relativi processi più affinati (N4*)).

TSMC ha svelato le innovazioni che nei prossimi anni consentiranno ai suoi clienti di creare chip sempre più potenti e innovativi. La prima grande novità riguarda l'annuncio del processo produttivo A16, un processo che definiremmo volgarmente a 1,6 nanometri. Sarà pronto alla produzione nella seconda parte del 2026, con i primi chip attesi sul mercato verosimilmente nel 2027...
...rispetto al processo N2P, A16 dovrebbe offrire prestazioni migliori dall'8% al 10% con la stessa tensione, oppure garantire un calo dei consumi dal 15% al 20% fermo restando la stessa frequenza. TSMC ha inoltre indicato un incremento della densità fino al 10% "per prodotti datacenter". Per quanto concerne la tecnologia SPR, TSMC ha dichiarato che è stata progettata specificatamente per i prodotti HPC che hanno segnali complessi e una circuiteria di alimentazione molto densa.
TSMC ha fatto sapere che sta già lavorando sul dopo A16, chiamato A14. "TSMC ha avviato lo sviluppo e ha fatto buoni progressi sulla tecnologia 14 Angstrom (A14), che mira a migliorare ulteriormente velocità, potenza, densità e costi", si legge nella relazione annuale dell'azienda.
Prima di A16 e A14 arriveranno i processi nella classe dei 2 nanometri. Rispetto alle informazioni già note, non ci sono grandi cambiamenti: TSMC è sulla buona strada per produrre in volumi il suo primo chip con processo N2 e transistor GAAFET nella seconda metà del 2025, con il processo N2P in arrivo nel tardo 2026.
La novità della famiglia dei processi N2 (N2, N2P, N2X) si chiama NanoFlex, una tecnologia che permette ai progettisti di chip di mescolare e abbinare celle di diverse librerie per ottimizzare prestazioni, potenza e area (PPA).
Rispetto a N3E, TSMC prevede che N2 consenta di aumentare le prestazioni dal 10% al 15% alla stessa potenza o riduca il consumo energetico dal 25% al ​​30% alla stessa frequenza. Per quanto riguarda la densità dei chip, la fonderia prevede un aumento del 15%.
N2 sarà seguito dalla versione N2P con prestazioni migliorate e, nel 2026, da N2X ottimizzato per richiedere minore tensione. I processi nella classe dei 2 nanometri dovrebbero avere un'importante innovazione per quanto riguarda l'alimentazione: TSMC dovrebbe introdurre condensatori metallo-isolante-metallo (SHPMIM) ad altissime prestazioni, che verranno aggiunti per migliorare la stabilità dell'alimentazione. Il condensatore SHPMIM garantisce più del doppio della densità di capacità rispetto a quello metallo-isolante-metallo ad altissima densità (SHDMIM) usato da TSMC.

Ma è questa la novità

Infine, TSMC ha annunciato un'ottimizzazione ulteriore del processo N4 chiamata N4C. Con il nuovo processo, la società promette di ridurre sia la dimensione dei die che la complessità, riducendo i costi per die fino all'8,5%. TSMC afferma che N4C può utilizzare la stessa infrastruttura di progettazione di N4P. "Si tratta di un miglioramento molto significativo, stiamo lavorando con i nostri clienti per estrarre più valore dal loro investimento nei 4 nm", ha affermato la società. TSMC prevede di avviare la produzione in volumi di chip N4C il prossimo anno.

Detto da profano, il passaggio dal 5nm (ivi compresi gli affinamento N4*), sono tutti librerie compatibili. Il processo 3nm ha le sue migliorie, come il 2nm, e di seguito l'A16 e l'A14, ed ognuno di questi processi offre incrementi prestazionali/efficienza e densità. L'N4C non offrirà valori assoluti in linea con questi processi (ovviamente), ma mentre questi processi aumenteranno più o meno corposamente il prezzo al wafer, l'N4C offrirebbe miglioramenti più contenuti ma con una riduzione dell'8,5% dei costi, una trasportabilità dai processi ecosistema N4, e costi di produzione a rischio e R&D molto inferiori, rese migliori, il tutto riferito a processi più avanzati. Ma il tutto va visto in una ottica a 360°... perchè al processo vanno inserite pure tutte le feartures. Facendo un esempio a cactus... se realizzo un die X32 con 128MB di cache L3, un A14 lo permette esempio in 100mm2. Se realizzo lo stesso package utilizzando l'N4C, potrei avere le stesse cose in 140mm2, ma con 2 chiplet di 50mm2 con il 2° impilato sul 1°, la L3 3D impilata sopra... e forse perdere un 10% di efficienza... ma con un costo finale per la stessa CPU ben inferiore.

Il problema sono i costi, alla fin fine... perchè se fai una VGA monolitica da 650mm2 che rende 100 e se la fai MCM perdendo il 10% di prestazione/efficienza (quindi 90), è una cosa, ma se quella monolitica la devi vendere a 2000€ e quella a chiplet a 500€, se la vendita è nel desktop, è straovvio cosa si venderà di più, diverso se l'obiettivo è la prestazione massima ma a qualsiasi prezzo.

A sto punto, Zen6 fine 2025, AMD potrebbe anche commercializzarlo sull'N4C senza passare all'N3E o dover attendere l'N2.

[paolo.oliva2]

[paolo.oliva2]

https://www.pcgameshardware.de/CPU-C...a-APU-1446204/



C'è una correlazione tra core-count X86 e CU iGPU. ???

E' come se i CU iGPU siano collegati a gruppi di 2 core... quindi se è fallata la coppia di core X86, automaticamente si perderebbe una parte di CU della iGPU.

[conan_75]

Originariamente inviato da paolo.oliva2

prima andava benissimo (migliora l'ST in collaborazione al CO negativo)... penso che il problema sia che è un bios BETA, mi pare che i tempi del 1° test DDR5 siano doppi...

Comunque guarda... è solamente la fobia del perfezionismo di ottenere il massimo, perchè alla fin fine facendo la macedonia di tutto quanto possibile, arrivi a +3%, forse +4%... che nella pratica è nulla.

Ora la paranoia è quanto prezzerà AMD Zen5

Boh, a me ha sempre dato problemi molto random.
Non ci provo neanche più, al massimo un boot per giocare con qualche bench.

[paolo.oliva2]

Qualcuno che ci ha spatacato... io non ricordo l'opzione di clock override in negativo... perchè l'avrei provato in connubio con l'aumento della frequenza del bus (per diminuire la max frequenza turbo).

[paolo.oliva2]

Originariamente inviato da conan_75

Boh, a me ha sempre dato problemi molto random.
Non ci provo neanche più, al massimo un boot per giocare con qualche bench.

La frequenza del bus influenzerebbe l'I/O, le DDR e la frequenza della CPU.
Però ci sono mobo che prevedono 2 generatori di clock così da dividere l'I/O dal resto... così puoi avere un clock BUS CPU/DDR indipendente dalla frequenza dell'I/O.

Onestamente io non ho mai avuto prb con l'OC del bus, perchè a me non piace l'OC delle DDR (e conseguente overvolt), perchè ho sempre trovato difficoltà di RS, probabilmente per l'utilizzo MT parallelizzato che faccio di solito, quindi le poche volte che ho occato il bus, non mi sono mai spinto molto oltre perchè interferisce sul clock DDR... e non ho mai avuto voglia di fare tutti i calcoli di impostare una frequenza DDR più bassa per poi moltiplicare con l'OC del bus per ottenere la relativa.