[Thread Ufficiale] CPU serie FX: AMD Bulldozer/Piledriver - Aspettando Steamroller

[Mister D]

Originariamente inviato da gridracedriver

io non vi capisco, ma come si fa a calcolare l'IPC con l'SMT inclusco?

Ciao Grid,
ma scusa se pensi a cosa fa il SMT ti dovrebbe far rendere conto che è uno dei tanti modi per aumentarlo l'IPC.
In una cpu SMT non si fa altro che raddoppiare (nel caso a 2 vie) i registri (tutto quello che serve i core, cioè le pipeline) per garantire il caricamento di un secondo thread nel caso di stallo della pipeline. Questo non fa altro che aumentare il numero di istruzioni in un ciclo di clock, cioè l'ipc.
E infatti per aumentare la potenza di una cpu ci sono 3 strade: aumentare il parallelismo a livello di pipeline (più pipeline, introduzione del SMT) o aumentare la frequenza o aumentare i core (CMP o CMT).
L'i7 è un quad core e in mt va, a seconda del programma, tra un +10% e un +50% (con media sul +30%) rispetto al suo fratello i5. Non è che aumentano il numero di core.
Sai perché si viene tratti in inganno, perché si pensa solo all'aumento di efficienza dato dal fatto di far lavorare la pipeline quando sarebbe stallata. Ma se uno si ricorda cosa è l'efficienza (o rendimento) di una macchina qualsiasi si rende conto che la prestazione c'entra (nel nostro caso l'IPC).
Aumento l'efficienza in due modi quindi, mantenendo costante le prestazioni e diminuendo i consumi o aumentando le prestazione lasciando inalterati i consumi.
Il SMT è un caso a metà tra i due, perché aumenta le prestazione del core ma aumenta anche i consumi, chiaramente meno proporzionalmente dell'aumento di prestazioni. Il SMT faccio notare che rende di più dove il software è poco ottimizzato per quella cpu o in generale per essere parallelizzato e rende di più quando i core della cpu sono più complessi con numero maggiore di pipeline per semplice aumento della probabilità di stallo di una pipeline.
Ecco perché cpu complesse come i Power-n di IBM hanno SMT a più vie, perché avendo molte pipeline hanno bisogno di un dargli in pasto via via più trhead per recuperare il tempo perso da uno stallo. Tempo perso che si traduce in un aumento di IPC o di IPS (IPS=IPC*freq).
Almeno io l'ho sempre visto così il SMT. Un modo per aumentare l'IPC del singolo core.
Ecco perché Paolo, tuttodigitale, papafoxtrot (chi se lo ricorda) hanno pensato che sarebbe stata una cosa buona e giusta dotare un'architettura CMT di SMT. Solo che è veramente complicata da gestire, ecco che amd ha semplicemente rivisto la sua architettura dirottandosi sul SMT su architettura tradizionale (front-end per una INTU + FPU). Anche io mi sono convinto via via che sebbene il CMT potesse sembrare l'antitesi del SMT nulla vieta di vederli insieme. Anzi uno recupera lo svantaggio della condivisione di risorse dell'altro.

PS: i thread sono composti da n istruzioni che poi il core decide come processare.

[george_p]

Originariamente inviato da capitan_crasy

Clicca qui...

GF...

[Mister D]

Non è per difendere GF, lungi dal farlo, ma mi pare abbastanza ovvio che Samsung abbia inizialmente una migliore resa sul suo pp rispetto a GF che ha preso la licenza ed adattato il pp di samsung ai suoi macchinari.
Ciò senza sapere nulla mi viene da fare questo ragionamento di buon senso.
Cmq GF se continua di questo passo dovrà vendere tutto a qualcun'altro (già ci sono voci).

[epimerasi]

Il discorso è molto più semplice di come lo state rendendo.

AMD ha detto 40% in più di IPC rispetto a Excavator.

Significa che se faccio girare un programma con uno Zen o un Excavator, a parità di frequenza deve andare mediamente il 40% più veloce.

Presentazione di Papermaster scaricabile qua:
http://ir.amd.com/phoenix.zhtml?c=74...rol-analystday

la nota 1 dice:
"Based on internal AMD estimates for “Zen” x86 CPU core compared to “Excavator” x86 CPU core"


Se avete un excavator a portata di mano, fate dei benchmark e per Zen -A PARITA DI FREQUENZA- aggiungete un 40%.

STOP

[Mister D]

Originariamente inviato da epimerasi

Il discorso è molto più semplice di come lo state rendendo.

AMD ha detto 40% in più di IPC rispetto a Excavator.

Significa che se faccio girare un programma con uno Zen o un Excavator, a parità di frequenza deve andare mediamente il 40% più veloce.

Presentazione di Papermaster scaricabile qua:
http://ir.amd.com/phoenix.zhtml?c=74...rol-analystday

la nota 1 dice:
"Based on internal AMD estimates for “Zen” x86 CPU core compared to “Excavator” x86 CPU core"


Se avete un excavator a portata di mano, fate dei benchmark e per Zen -A PARITA DI FREQUENZA- aggiungete un 40%.

STOP

Appunto, e se un core zen con smt a 2 vie può processare 2 th mentre excavator no ergo quel 40% di IPC per me è da intendersi con SMT attivo.

[Ren]

Originariamente inviato da tuttodigitale

Aggiungo un particolare che riguarda K12, si vocifera che abbia un SMT a 4vie. La cosa bella è il consumo di energia bassissimo, che lo renderebbe adatto anche per gli smartphone. Ovviamente nulla si sa sulle prestazioni nel ST (se ZEN è oscuro, k12 è un mistero). Nonostante la stretta parentela con ZEN, si parla di un front-end, assai più corposo (facilitato dalla leggerezza dell'isa). "Temo" che abbia un throughput/watt eccezionale.

I rumor intendevano 4 vie intese come decoder/rename, non come SMT.
Alcuni ipotizzano più decoder della versione x86, per via delle ridotte dimensioni degli stessi...

Originariamente inviato da tuttodigitale

In ZEN ritroviamo lo stesso numero di decoder riservato ad un core XV. Ora (a questo punto possiamo solo supporre) almeno di miglioramenti dovuti a predizioni rami drastici e la penaliltà da miss production, credo che questo sia il primo collo di bottiglia del progetto (con un'architettura 4-wide imho non si può fantasticare sul SMT4). La CPU INTEL si comporta coma una cpu da soli 14 stadi, quando i dati sono contenuti nella cache uOP, ovvero nell'80% dei casi.

I decoder AMD decodificano macro OP. I numeri teorici delle 8 istruzioni sono utopia, ma una media di 5-6 istruzioni credo sia realistica.

Pare certo l'uso di una loop-cache (forse meglio), dato che il progettista del core jaguar è stato coinvolto nel progetto.

ps. XV credo abbia troppi decoder date le poche pipeline per core...

[tuttodigitale]

Originariamente inviato da Ren

ps. XV credo abbia troppi decoder date le poche pipeline per core...

L'architettura BD ha la particolarità che le pipeline sono indipendenti l'una dalle altre (ci sono 8 porte di esecuzione contro le 6 che con le FMA diventano 5, di sandy Bridge). Non è proprio facile saturare le risorse a disposizione.

Originariamente inviato da Ren

I rumor intendevano 4 vie intese come decoder/rename, non come SMT.
Alcuni ipotizzano più decoder della versione x86, per via delle ridotte dimensioni degli stessi...

o cavoli sono ancora a questo? e è possibile che un progetto ARMv8 non destinato agli smartphone sia meno ampio di un apple a7 progettato dallo stesso Keller...

Mi sembra la pubblicità del lotto: vuoi vincere facile?

[Mister D]

Originariamente inviato da gridracedriver

beh lo studio dell'architettura BD è causa anche di IBM, per cui tutte le colpe non sono mica solo sue.



sembrerà forse che mi stia contraddicendo, ma anch'io l'ho sempre visto come un modo per aumentare l'IPC, nel senso di saturare tutto ciò che il processore ha come risorse, però dicendo questo:

"Il SMT faccio notare che rende di più dove il software è poco ottimizzato per quella cpu o in generale per essere parallelizzato e rende di più quando i core della cpu sono più complessi con numero maggiore di pipeline per semplice aumento della probabilità di stallo di una pipeline."

esatto e significa che in una software scritto in modo perfetto mettiamo al 99% (100% non esiste) non ci saranno mai differenza tra un i5 a 4 TH ed un i7 a 8 TH (4+4) e quindi il conteggio dell'IPC dovrebbe andare addirittura per sottrazione, per dire: nel programma X scritto Mediamente bene l'i5 ha il -30% di IPC rispetto all'i7 che sfrutta il SMT

quindi, che aumento avrebbe in quel caso? nessuno

se così, sarà la stessa cosa che succederà alle cpu Zen sempre che siano realizzate allo stesso modo

Ciao,
ho interpretato male io quello che volevi dire. Beh se il software è scritto in modo da non mandare mai in stallo la pipeline allora il vantaggio sarà quel 40% meno la quota di vantaggio del SMT che mediamente per me in amd non sarà più del 25% medio (intel ce ne ha messo di tempo per arrivare ad un 30% medio con punto fino al 50%).
Guarda spero di sbagliarmi ma se avessero fatto una cpu dove l'ipc è aumentato del 40% senza considerare il SMT come valore medio allora vuol dire fare un balzo davvero notevole, ma in quel caso scordatevi frequenze così alte.
Il ragionamento di tuttodigitale, che condivido, è che proprio perché l'aumento di IPC probabilmente è comprensivo di SMT, allora vuol dire che non hanno accorciato tanto le pipeline. Io per esempio, con riferimento al ritardo normalizzato di una pipeline (FO4), mi aspetterei tra 19-20 rispetto agli ordierni 17. Però c'è caso che siano riusciti pure a mantenere 17.
Cmq non vi preoccupate che se Keller è già andato via, come fece con l'athlon64, allora vuol dire che ha lasciato amd in buone mani, forse non con un prodotto da subito competitivo con intel nella fascia top 2011 ma almeno competitivo negli anni a venire con le future evoluzioni.
Almeno per me dopo tanti anni in cui amd ha un po' sottovalutato il lavoro sull'architettura (fino a BD) sperando sempre che il SOI facesse da tappabuchi, ora sono tornati alla grande a ragionare su buone architetture. Se ci pensate è dal dopo Athlon64 che il modus operandi è migliorare poco l'architettura precedente facendo solo ogni tot anni un grosso salto (phenom e bd) e investendo tanto nelle qualità del SOI. We non è che fosse così sbagliato all'epoca perché effettivamente il SOI a parità di nodo è superiore al bulk (e non lo dico io ma le varie università nel mondo) solo che tra la vendite delle fab e l'aver cannato i 32 SOI, la frittata è stata fatta. Le evoluzioni di BD parlano chiaro: recuperare tutti punti negativi architetturali e svilupparli in modo da andare anche se il silicio non sia il massimo. PD gira a frequenze che avrebbe dovuto avere il 32 SOI dal principio con una cpu con FO4 17. Ergo non è che gli step di silicio gli abbiano dato una mano e il fatto di passare al 28 bulk, che teoricamente è inferiore ai 32 SOI a quelle frequenze, né è una dimostrazione e solo nel 2016 avremo una APU con excavator con frequenze prossime ai 4 GHz.
Meglio puntare da subito su una buona architettura che sia, passatemi il termine, invariante al pp. Poi se il pp è pure buono meglio così, altrimenti bene lo stesso. Invece puntare su una architettura troppo legata al silicio senza avere le fab proprie è un po' troppo rischioso (e a me è sempre piaciuto BD nonostante il basso IPC).

[george_p]

Piccola domanda... ma l'smt funziona anche in ST?
Cioè aumenta le prestazioni e o ipc in single thread?

[george_p]

Originariamente inviato da gridracedriver

No, in cinebench ST ad esempio processori con la stessa architettura (per esempio l'i5 6600k o l'7-6700k) ma numero di come diversi e/o senza ht a parità di frequenza hanno le stesse prestazioni

per quello che dico che il ragionamento sul significato di SMT è corretto, ma se scrivono +40% di IPC che sia AMD o Intel a mio modo di vedere intendono a livello di Single Core/Thread o come lo si voglia chiamare.

E qui volevo arrivare.
Ma ok, continuo a leggermi i post che verranno.

[george_p]

Tra l'altro mi pare che sfugga una cosa un pò elementare. L'ipc va preso, a mio parere da solo, senza smt... e inoltre non è l'unico elemento che contribuisce alle prestazioni di un processore, e qui non mi riferisco alla frequenza.
Ma visto che ci sono tante informazioni in giro su come funziona una microarchitettura e molta gente che le "conosce" oltre ad altre informazioni relative, nella fattispecie, ad amd... chi cerca trova ...ma tanto su puzzle di 100 pezzi con soli 4 o 5 che ci vuoi fare?

Forte la scimmia eh... e ancora più pesante non poter sapere ancora.

[davo30]

Originariamente inviato da george_p

GF...

Beh, dipende da come viene "interpretata" la notizia. Tomasnovella parla di collaborazione tra le 2 fab, Bits (che lo ritengo un pelo piu affidabile) parla di Samsung a causa della scarsezza di GF

[marchigiano]

Originariamente inviato da epimerasi

"Based on internal AMD estimates for “Zen” x86 CPU core compared to “Excavator” x86 CPU core"

quel estimates fa paura... anche BD erano estimates

inoltre ipc in certe slide intendevano l'intero processore non il singolo thread...

[paolo.oliva2]

Originariamente inviato da Mister D

Appunto, e se un core zen con smt a 2 vie può processare 2 th mentre excavator no ergo quel 40% di IPC per me è da intendersi con SMT attivo.

Basta che vai alla base dell'SMT e capirai che non è così.

L'SMT che fa? Sfrutta le parti logiche quando non utilizzate dall'altro TH.
Quindi comunque sarebbero 2 TH.
I programmi di test IPC non sparano 100 TH ma sul singolo TH gli fanno fare operazioni INT/FP e d qui il calcolo dei TH.

Facendo un esempio banale, prendi Cinebench. Se fai il test ST, quello grosso modo sarebbe simile all'IPC, se fai il test MT con 2 TH su un core disabilitando gli altri, grosso modo sarebbe tipo IPC + SMT sul singolo core.

P.S.
non voglio difendere Zen, ma se ipotizziamo che l'SMT dovrebbe/potrebbe arrivare ad un 30% di performances in più, che Zen guadagni il 40% di IPC su Excavator sarebbe ridicolo, perchè Excavator è pur sempre un modulo, quindi formato da 2 core, quindi il modulo Excavator risulterebbe inferiore in ST di quel 40% (a parità di frequenza) ma il modulo Excavator comunque risulterebbe sempre più veloce e non di poco (Zen = ((100+40%IPC)+30%SMT) vs Excavator (modulo 2 core = 100*2).
Addirittura in MT il modulo Piledriver pareggerebbe con il core Zen + SMT, e se lato TDP 1 core Zen dovrebbe avere una circuiteria simile al modulo Piledriver, guadagno efficienza = zero.

[paolo.oliva2]

@Tuttodigitale

Allora, dopo aver cercato a 10000 un portatile Carrizo, e sempre al max trovato Kaveri, ho sclerato ed ho preso un i7 5500U @2,4GHz/3GHz che è a 14nm.

A parte che va molto di più del procio precedente che era a 2,4GHz a 22nm, ma a confronto non scalda una tozza.

A prescindere da TDP simili, se sapevo che era un X2+2 non l'avrei preso, mi ha ingannato la scritta i7 e la fretta ha fatto il resto, però l'ho pagato veramente poco contando che ha uno schermo 1920x1080, anche se Lenovo.

Però, per quello che vedo nei consumi, consumi/potenza, potenza, temperature procio, il 14nm Intel mi sembra di una spanna superiore al 22nm (ALMENO nei proci di piccole dimensioni).

[el-mejo]

Originariamente inviato da gridracedriver

eh, purtroppo la sigla i7 sui mobile è una mezza fregatura!
appeno ho letto "ho preso un i7 5500U"
ho pensato : "Paolo che compra un DUAL CORE?!?"
ma poi ho letto "se sapevo che era un X2+2 non l'avrei preso, mi ha ingannato la scritta i7 e la fretta ha fatto il resto" ed ho capito subito

prezzo?

Se Amd fosse furba, potrebbe pubblicizzare le le proprie apu FX Carrizo hanno le medesime prestazioni di un Intel i7, almeno in MT.

Ma Amd non è furba e Carrizo ancora non si trova in vendita.

[Mister D]

Originariamente inviato da paolo.oliva2

Basta che vai alla base dell'SMT e capirai che non è così.

L'SMT che fa? Sfrutta le parti logiche quando non utilizzate dall'altro TH.
Quindi comunque sarebbero 2 TH.
I programmi di test IPC non sparano 100 TH ma sul singolo TH gli fanno fare operazioni INT/FP e d qui il calcolo dei TH.

Facendo un esempio banale, prendi Cinebench. Se fai il test ST, quello grosso modo sarebbe simile all'IPC, se fai il test MT con 2 TH su un core disabilitando gli altri, grosso modo sarebbe tipo IPC + SMT sul singolo core.

P.S.
non voglio difendere Zen, ma se ipotizziamo che l'SMT dovrebbe/potrebbe arrivare ad un 30% di performances in più, che Zen guadagni il 40% di IPC su Excavator sarebbe ridicolo, perchè Excavator è pur sempre un modulo, quindi formato da 2 core, quindi il modulo Excavator risulterebbe inferiore in ST di quel 40% (a parità di frequenza) ma il modulo Excavator comunque risulterebbe sempre più veloce e non di poco (Zen = ((100+40%IPC)+30%SMT) vs Excavator (modulo 2 core = 100*2).
Addirittura in MT il modulo Piledriver pareggerebbe con il core Zen + SMT, e se lato TDP 1 core Zen dovrebbe avere una circuiteria simile al modulo Piledriver, guadagno efficienza = zero.

Ciao Paolo,
guarda che non ho mai scritto che il SMT aumenta l'IPC in single thread ma bensì aumenta l'ipc di un core fisico, in multithread (aggiungo ora per essere ancora più preciso anche se basta esplicitare la sigla Simultaneus Multi Threading).
Per cui un core Zen con SMT a 2 vie è capace di processare fino a 2th simultaneamente, cioè quando una o più pipeline del core integer/fp sono in stallo (o in attesa se vi piace di più). I doppi registri servono proprio apposta a tenere i dati in memoria del primo th (quello in attesa perché cache miss o perché deve attendere un dato da un'altra operazione) e del secondo th (quello che viene messo in coda e fatto processare quando il primo è in attesa).
https://cseweb.ucsd.edu/classes/fa11...es1/11_SMT.pdf
Questa serie di slide è fatta molto bene per far capire come funziona il SMT e perché è stato utilizzato e quali sono i suoi punti negativi (pochi e di piccola entità in ST).
Il core (non modulo) di xv è capace di processare solo un thread alla volta. Il modulo di 2 thread nello stesso momento perché composto esattamente da due core integer.
Fin qui per capirci e anzi mi scuso se nello spiegarmi nei precedenti post non sono stato capace di farmi capire.

Detto ciò ho pensato che i modi per interpretare quella benedetta slide di amd sono solo due:
1) un core integer xv vs un core integer Zen con SMT disattivato.
2) un modulo xv (2 th) vs un core integer Zen con SMT attivato (2th).

Prendo per semplicità i dati di cinebench di un fx8350 da qua:
http://cbscores.com/
a 4 GHZ ST 100 MT 640 (ho usato l'arrotondamento scientifico, quindi più vicino alla decina).
Considerando che in ST va a 4,2 GHz il risultato a 4 GHz sarebbe di 95 circa in ST e infatti lo scaling del secondo core del modulo era del 80% rispetto al primo ergo 95+76=171 che per 4 darebbe 684 cosa che invece non è e che ci fa dire che il risultato all'aumentare dei core/moduli scala ancora di meno. Prendiamo cmq 95 e 640 usando come correzione 0.94 (640/684).
Nel caso 1 il confronto quindi sarebbe:
ST 95 vs 95*1.4= 133
MT 4 moduli/8 core vs 4 core/8th: (95+76)*4*0.94= 640 vs 133*1.30*4*0.94= 650
MT 2 fx8350 vs zen 8c/16th: 1280 vs 1300

Un fx composto da 2 fx8350 consumerebbe oltre 250 watt a parità di frequenza mentre la cpu zen è ipoteticamente a 95 watt anche se sicuramente non avrà la stessa frequenza quindi mettiamo pure che in oc arrivi anche a 125 watt ergo sarebbe un buonissimo risultato già così ma andiamo al secondo caso.
Caso 2 sarebbe:
ST 95+76=171 vs 171*1,4= 240 circa
MT 4m/8c vs 4c/8th: 171*4*0.94= 640 vs 240*4*0.94= 900 circa
MT 8m/16c vs 8c/16th: 1280 vs 1800

Mi pare molto meglio o no? Quindi meglio che amd abbia considerato così il vantaggio di IPC o no?
Non ho sbagliato a fare i conti e nel secondo caso potete osservare come il fattore 1,4 (incremento del +40%) comprende già il smt perché confronto il valore di un modulo (2th) con il valore ipotetico di un core zen (sempre 2 th).
Tenete conto che il confronto che ho appena fatto avviene a parità di frequenza (4 GHz) e che probabilmente una cpu zen con 8 core 16 thread difficilmente in 95 watt avrà, ergo prendete quei valori e scalateli con la frequenza che pensate potrebbe avere (per me 3,6 GHz).

[Mister D]

Originariamente inviato da gridracedriver

cosa sarebbe quel 1.30? l'incremento teorico dovuto al SMT stile Intel in MT?

comunque ne viene fuori che sarebbe molto meglio se avessero tenuto conto nel complesso come dite voi, e per tanto rimango convinto che sia come nel caso 1 e cioè che un x4+4 se la vedrà con un i5 x4 un x6+6 con un i7 da x4+4 e un x8+8 con un i7 x6+6...
l'8 e il 10 core li vedo troppo lontani per soli 95 watt, facessero il modello da 125 watt sarebbe poco sotto i livelli del x8+8, comunque sarebbe una situazione più che accettabile!

ps. sarebbe troppo per una cpu che si chiama Zen

Esatto grid! ho voluto mettere lo stesso valore medio di intel anche se è tutto da vedere (sperare) che il smt di amd vada subito come quello di intel. C'è da dire che con lo stesso tipo di architettura problemi di sfruttamento da parte dell'OS non ce ne dovrebbero più essere visto che è la stesa filosofia

[epimerasi]

Originariamente inviato da Mister D

Appunto, e se un core zen con smt a 2 vie può processare 2 th mentre excavator no ergo quel 40% di IPC per me è da intendersi con SMT attivo.

No, è da intendersi core a core, thread a thread.

[The_SaN]

Da quel poco che ricordo l' IPC ST si calcola senza SMT.