[Thread Ufficiale] Aspettando Bulldozer *leggere prima pagina con attenzione*

[ramino008]

io scenderei e parecchio sulla vga per llano
Non dimentichiamoci architettura di base e bassa frequenza...non è di certo un phenomII x4 980

apple, aggiungo che in ambito htpc, molto dipenderà dal consumo effettivo (e 60w sono troppi imho) e anche dai driver per linux

[bjt2]

Originariamente inviato da gi0v3

articolone su semiaccurate sull'architettura di llano... non ho tempo di tradurlo, ed è troppo tecnico per me... un bjt2 a caso può darci un'occhiata e spiegarlo in parole semplici ai niubbi come me?

http://semiaccurate.com/2011/06/20/a...-architecture/

In sostanza parla delle migliorie presenti in Llano, che non è come dei cores k10e una GPU attaccati assieme, il turbo lavora in congiunzione tra CPU e GPU (cosa impossibile con GPU discreta) e con powertune si può settare il tdp da allocare a cpu e gpu. Dice che i core GPU possono tranquillamente arrivare a 800MHz, e il limite è solo il tdp: quando si è gpu limited e i cores macinano poco, la GPu può attivare anche a tale frequenza. E stiamo parlando di llano mobile. Poi il memory controller è stato migliorato, le tecnologie per il risparmio di copia di dati sono al loro posto anche se non ancora abilitate dal lato driver per questioni di security (probabilmente è per l'integrazione con il kernel di windows che accennavo qualche post fa), la cache L2 è 8T e probabilmente ci sono migliorie per la gestione che si vedranno anche in BD...

[paolo.oliva2]

Originariamente inviato da gi0v3

articolone su semiaccurate sull'architettura di llano... non ho tempo di tradurlo, ed è troppo tecnico per me... un bjt2 a caso può darci un'occhiata e spiegarlo in parole semplici ai niubbi come me?

http://semiaccurate.com/2011/06/20/a...-architecture/

A me sembra che abbiano giudizi ben più positivi rispetto a quanto visto sino ad ora

IPC + 6%, vedere un film con CPU-core spenti , poi mi sembra che parli di un Turbo dinamico, cioè modifica la frequenza del componente che starebbe creando il collo di bottiglia: se è la GPU, occa la GPU, se sono i core, occa i core (mi sembra di aver capito così). Poi riporta che si un 45W TDP, per semplicità 30W sono per i core e 15W per l'IGP. Per i core, raggiungere il massimo TDP è una cosa che capita raramente, mentre arrivare al massimo TDP per l'IGP è più facile.

Poi fa notare che con il giochino di spostare il TDP su IGP/CPU, il Turbo sui core arriva molto vicino al +50% rispetto alla frequenza base.

Poi ripete il discorso fatto per Trinity, cioé che anche su Llano è possibile far diventare "statica" la posizione dei dati in memoria e spostare unicamente i puntatori dalla CPU all'IGP.

Poi spiega che la L3 è stata eliminata per un unico motivo: il consumo.
Spiega che (spero di aver capito bene) che Intel usa della cache inclusiva, cioè ciò che è nella L2 può essere copiato nella L3, quindi i dati si possono cercare e trovare unicamente nella L3, ma per contro la L3 deve essere 4 volte maggiore della L2.
In Llano praticamente mi sembra di capire che avendo aumentato la L2 fino ad 1MB non si avrebbe un concreto vantaggio ad avere la L3, ma sicuramente uno svantaggio per un maggior consumo (ricordiamoci che Llano è principalmente mobile) e sarebbe un problema con lo stato C6 perché spegnerebbe il core e la L2, quindi la L3 avrebbe creato casini perché quella AMD è esclusiva, quindi se un dato non c'è nella L3 lo si deve cercare nella L2 ma se la L2 è spenta perché nello stato C6 con il core....

La L2 è cambiata da 6T a 8T, e aggiunge che per BD ci saranno novità pure per la L3 e riporta che il successo di AMD di 10 anni nell'architettura probabilmente si ripeterà con BD.

La parte finale riporta che Llano è un Phenom II con un HD 5XXX/6XXX saldati assieme, con i consumi di un Phenom II. Poi dice che questo risultato non è il minore ma che funziona davvero. Llano è il primo di una nuova razza, e ciò che si vede ora è poco rispetto a quello che si vedrà in futuro (sono parole sue). Praticamente dice che non si fa in tempo a mettere sul silicio le cose nuove che già ci sarebbero ancor più nuove pronte da mettere.

Mi sa che in tutto questo non quadra proprio Llano 100W a 2,9GHz... d'altronde arriva a 2,6GHz in turbo il 45W. Secondo me quei 2,9GHz per 100W di un Llano desktop rappresentano unicamente una voce non ufficiale... credo.

Edit:

Scusa ma stavo traducendo e ho postato... se avessi visto che postavi tu, non avrei fatto tutta sta fatica... tra l'altro risultando molto più incompresibile

[calabar]

Originariamente inviato da bjt2

[...], la cache L2 è 8T e probabilmente ci sono migliorie per la gestione che si vedranno anche in BD...

Potresti ricordare un attimo i vantaggi/svantaggi della cache 8T?

[von Clausewitz]

Originariamente inviato da paolo.oliva2

Che AMD e GF hanno dato il 32nm HKMG ULK lo so da parecchio... quello che volevo capire è se BD abbia guadagnato più di 1GHz secco con uno step a parità di trattamenti oppure l'incremento sia dovuto all'ULK oppure, meglio ancora, che l'ULK non ci sia al momento e quindi con ampi margini futuri...
Sai com'è...

lo sai?
io invece so solo che dai documenti ufficiali (quei pochi riscontrabili in rete, come al solito dal punto di vista della documentazione tecnica reperibile, AMD continua a essere più scarna di Intel) di questo lok-K che secondo te dovrebbe essere ultra non v'è traccia
ora siccome peraltro stavamo parlando di Llano e tu continui a ripetere come un mantra che avrebbe ULK, quando invece non risulta da nessuna parte, mi vorresti, per cortesia, citare una fonte attendibile che lo riporti
e ripeto la consideraione in fondo il solo low-k basta e avanza, perchè deve essere per forza ultra senza esserlo?
ma che valenza peculiare di fondamentale importanza avrebbe, oltre essere citato a livello mondiale praticamente solo in questa discussione (un altra particolarità, fra le altre, di questo thread)?
comunque ecco il mio documento ufficiale (non bastandoti il precedente link a xbitlabs con praticamente le stesse informazioni) targato GF:

http://www.gsaglobal.org/events/2010...hian--rev6.pdf


a pagina 3 parlando di Llano:

First AMD “Fusion” accelerated processing unit

integrated processor with CPU/GPU on same die

32nm SOI process technology

Gate-First High-k Metal Gate (HKMG)

4 CPU cores, DirectX 11 capable GPU

11 Copper metal layers, low-k dielectric


per cui siccome io non so com'è (sai com'è ), aspetto un tuo link attendibile che riporti questo fantomatico ULK come già implementato in Llano

ps mi raccomando un linkarmi un redirect a questa discussione, perchè sarebbe il caso paradigmatico di autoreferenzialità perfetta con risvolti che definire paradossali è dir poco

[paolo.oliva2]

Però, e non voglio aumentare o creare polemiche...non ho capito una cosa.

Se l'MC è lo stesso sia in Llano che BD, perché l'MC di Llano mobile è dato per le 1600 max e l'MC desktop è dato per 1866? .

Cioè... l'MC sarà lo stesso, al limite è il bios della mobo e la mobo che blocca l'MC.

E poi non capisco il perché, visto che il mobile può occare l'IGP fino a 800MHz, Llano desktop l'abbiano pensato con il supporto fino a 1866 quando praticamente voi dite che oltre 1600 non si avrebbero miglioramenti contando 2,9GHz di clock massimo per i core e IGP a 600MHz.

State boni e non saltate dalle sedie...

Ma io trovo stupido e inconcepibile che AMD abbia modificato il supporto per Llano desktop a DDR3 1866 quando per costo e potenza non sarebbe conveniente comprare più di 1600...

Ma siamo proprio sicuri e certi che Llano desktop abbia 2,9GHz come massimo?
No... perché se invece avesse un clock più alto, tutti i discorsi che facciamo continuamente, procio non adatto ad OC e APU destinata solo al salotto, praticamente non sarebbero più validi se Llano 100W desktop fosse 3,5-4GHz def.

[paolo.oliva2]

Originariamente inviato da von Clausewitz

lo sai?
io invece so solo che dai documenti ufficiali (quei pochi riscontrabili in rete, come al solito dal punto di vista della documentazione tecnica reperibile, AMD continua a essere più scarna di Intel) di questo lok-K che secondo te dovrebbe essere ultra non v'è traccia
ora siccome peraltro stavamo parlando di Llano e tu continui a ripetere come un mantra che avrebbe ULK, quando invece non risulta da nessuna parte, mi vorresti, per cortesia, citare una fonte attendibile che lo riporti
e ripeto la consideraione in fondo il solo low-k basta e avanza, perchè deve essere per forza ultra senza esserlo?
ma che valenza peculiare di fondamentale importanza avrebbe, oltre essere citato a livello mondiale praticamente solo in questa discussione (un altra particolarità, fra le altre, di questo thread)?
comunque ecco il mio documento ufficiale (non bastandoti il precedente link a xbitlabs con praticamente le stesse informazioni) targato GF:

http://www.gsaglobal.org/events/2010...hian--rev6.pdf


a pagina 3 parlando di Llano:

First AMD “Fusion” accelerated processing unit

integrated processor with CPU/GPU on same die

32nm SOI process technology

Gate-First High-k Metal Gate (HKMG)

4 CPU cores, DirectX 11 capable GPU

11 Copper metal layers, low-k dielectric


per cui siccome io non so com'è (sai com'è ), aspetto un tuo link attendibile che riporti questo fantomatico ULK come già implementato in Llano

ps mi raccomando un linkarmi un redirect a questa discussione, perchè sarebbe il caso paradigmatico di autoreferenzialità perfetta con risvolti che definire paradossali è dir poco

Io dico che ha l'ULK semplicemente perché GF ha detto che il 32nm è programmato per HKMG e ULK. Quindi... se Llano è fatto sul 32nm (a me sembra così, per te è diverso?) ne deduco che sia HKMG e ULK.

Io non sono una mantra , ma se GF l'ha detto, io lo riferisco. Se poi non c'è, a me non cambia la vita e credo neppure a te, no?

Edit.
La possibilità che il 32nm al momento sia solamente HKMG io l'avevo già detta, ma mi era stato risposto che implementare l'ULK sul silicio 32nm HKMG in un secondo tempo richiederebbe tempi piuttosto lunghi (anche se sto casino di step, B0, B1, C0, C1 c'è pure chi riporta D0 ), quindi contando che per il 2013 ci sarebbe il 22nm, sempre HKMG e ULK, a meno di problemi attuali, ne dedurrei che il 32nm HKMG debba avere per forza l'ULK perché altimenti non avrebbe senso implementarlo nel corso del 2012 con troppo vicino il 22nm...

Tu pensi che lo dica per dire "AMD ha l'ULK?"... A me sinceramente basta ed avanza la scritta SOI iniziale con già l'HKMG...

[von Clausewitz]

Originariamente inviato da paolo.oliva2

Io dico che ha l'ULK semplicemente perché GF ha detto che il 32nm è programmato per HKMG e ULK. Quindi... se Llano è fatto sul 32nm (a me sembra così, per te è diverso?) ne deduco che sia HKMG e ULK.

Io non sono una mantra , ma se GF l'ha detto, io lo riferisco. Se poi non c'è, a me non cambia la vita e credo neppure a te, no?

a ecco sarebbe in programma, ma allora bisognerà aspettare a vedere quando e come sara implementato, ma se ti cito un documento ufficiale di GF dove è scritto a chiare lettere di low-k liscio perchè per te è diverso e si tramuta per forza in ULK?
infatti lo sto ripetendo da un paio di post che il fatto ci sia o meno non cambia la vita, ma se tu invece continui a citarlo dandolo per scontato (come spesso fai) malgrado evidenze contrarie allora vuol dire che cambia la vita a te, e che ti devo dire....

[bjt2]

Originariamente inviato da capitan_crasy

Ciao bjt2:
E uscito il Revision Guide per Llano; appena hai tempo prova a darci un occhiata...
Un saluto...

Clicca qui...

Dunque. Leggendo il documento si nota subito che parla solo dei Llano mobile (forse quando usciranno quelli desktop aggiorneranno il documento). C'è un solo step ed è contrassegnato come B0. Ipotizzo che sia questo quindi lo step in vendita. C'è la solita filippica sugli errata fix e gli errata che devono essere visibili al SO e non ci sono errata gravi che richiedono dei fix. Tutti gli errata elencati successivamente hanno un "no fix planned", quindi non sono gravi... Suggested workaround è "nessuno", tranne dove indicato espressamente.

57: errore lieve che consiste nel riportare in rari casi errori più gravi del dovuto nel caso di errori cache dati.
60: in alcuni casi un errore di parità nella cache dati viene erroneamente riportato come errore multiplo anzichè singolo.
77: mancata segnalazione di errore per call o jump far in casi che non si verificiano in realtà
230: errore nell'accesso a una precisa locazione di I/O se si effettua un accesso non allineato. Si suggerisce di farlo allineato (come sarebbe norma)...
250: problema con l'accesso in modalità compatibile dell'area I/O allocata per la VGA. Non grave.
297: come il 60 ma per la cache istruzioni.
343: problema di perdita dati quando la cache L2 è usata come meoria al BOOT dal BIOS (e quindi prima di abilitare il controller RAM). La soluzione è disabilitare una feature, probabilmente della cache, quando si usa la L2 come memoria. Ovviamente nell'operatività normale deve essere riabiliata.
361: in rarissimi casi una eccezione di debug è persa in codice in una macchina virtuale. Qualche eccezione debug può essere persa in codice che gira in una macchina virtuale. Evento rarissimo e di nessun impatto nell'uso normale.
366: problema di affidabilità con la memoria se si settano dei parametri del controller memoria lontano dai valori raccomandati da AMD. Soluzione: usare i parametri raccomandati da AMD...
418: problema di traduzione pagine in una macchina virtuale se l'host usa il PAE (quindi SO a 32 bit con oltre 4GB di RAM, sostanzialmente versioni linux o windows server) e se le pagine guest sono nella parte iniziale della memoria. La soluzione proposta è che l'Hypervisor in tal caso non memorizzi la tabella pagine ad inizio memoria... Problema poco grave.
430: se un core è in stato CC6, non rileva i cambiamenti del segnale A20M. Essendo un segnale legacy usato solo da sistemi operativi non multicore (sostanzialmente DOS, vecchi windows) non c'è alcun problema, perchè essendo il SO mono-core, non c'è null'altro che può cambiare lo stato di quel segnale.
432: se si fa un warm reset durante una fase di accesso DMA al reset potrebbe essere riportato erroneamente un errore DMA.
441: un errata che riguarda il debug. Per trasferire lo stack pointer in un registro di debug si deve usare la codifica esatta della istruzione in linguaggio macchina. Altre codifiche che sono legali ma non standard, possono far caricare il valore sbagliato nel debug register.
465: il primo comando di settaggio RAM dopo l'inizializzazione del controller può impiegare fino a 2.5ms per essere compeltato e quindi far andare in timeout il BIOS. Workaround: usare un timeout superiore ai 2.5ms.
470: se si fa un warm reset nell'istante preciso in cui si accede ai registri di configurazione del PCI express il sistema si blocca. Il workaround è settare dei registri in un dato modo (ci vorrebbe il documento con i registri per sapere se inficia le prestazioni, ma poichè c'è no fix planned presumo che non impatti le prestazioni) e particolare cautela se si deve riconfigurare un link PCIex.
474: la funzione di azzeramento della memoria potrebbe non scrivere zero. Il suggested workaround è una procedura particolare di scrittura di zero in cache e poi rilettura della stessa, prima di avviare la procedura di azzeramento memoria.
541: problema con il conteggio di alcune statistiche se la CPU entra nello stato CC6 prima della lettura delle stesse. Il suggested workaround è che i software che usano queste statistiche devono leggere i dati prima di mandare la CPU in stato CC6.
564: questo sembra un baco non da poco e riguarda un possibile malfunzionamento nel ritorno dalla stato CC6 se si verifica una SMI esattamente quando si sta eseguendo l'HLT per portare la CPU in stato CC6. Dice di contattare il proprio AMD rapresentative...
565: ancora sull'IBS, ossia le statistiche di uso. I registri sono separati per ogni core. Se si settano i cores in modo diverso ci potrebbero essere problemi di conteggio. La soluzione è settare tutti i cores in modo uguale.
573: questo sembra un baco non da poco e riguarda un possibile malfunzionamento dopo l'istruzione FSINCOS (una istruzione legacy della FPU x87 che fa calcolare seno e coseno assieme, evidentemente poco usata, poichè esistono istruzioni separate per seno e coseno). Dice di contattare il proprio AMD rapresentative...
596: il NB può essere messo per sbaglio in clock gating in rare circostanze in cui si sta facendo un prefetch causando la corruzione dei dati. Dice che non è stato osservato nei software commerciali, ma comunque il workaround è disabilitare il clock gating del NB.

In sostanza non ci sono errata gravi e lo step messo in commercio è quello B0 (ciò potrebbe spiegare i clock bassi)

[bjt2]

Originariamente inviato da calabar

Potresti ricordare un attimo i vantaggi/svantaggi della cache 8T?

Dovrebbe essere più veloce e consumare anche un po' di meno...

[paolo.oliva2]

Originariamente inviato da von Clausewitz

a ecco sarebbe in programma, ma allora bisognerà aspettare a vedere quando e come sara implementato, ma se ti cito un documento ufficiale di GF dove è scritto a chiare lettere di low-k liscio perchè per te è diverso e si tramuta per forza in ULK?
infatti lo sto ripetendo da un paio di post che il fatto ci sia o meno non cambia la vita, ma se tu invece continui a citarlo dandolo per scontato (come spesso fai) malgrado evidenze contrarie allora vuol dire che cambia la vita a te, e che ti devo dire....

Ma ti ripeto che GF già nel 2010 ha riportato HKMG e ULK per il 32nm e che il low-k non sarebbe possibile sul 32nm e per questo che ci sarebbe l'ULK.
Il mio punto è, al limite, se attualmente sia 32nm HKMG o 32nm HKMG ULK, ma 32nm HKMG low-k non ci può essere, almeno così ho letto.

Edit:
Tra parentesi... la differenza effettiva tra low-k e ultra-low-k che sarebbe?
Ad esempio ti posso portare che per me sarebbero più importanti gli step. SE un B0 fosse HKMG ULK e altro ma non arrivasse a determinati clock, ed il C1 fosse SOLAMENTE 32nm ma arrivasse a clock più alti, a me di tutte le sigle non importerebbe una mazza.

[marchigiano]

Originariamente inviato da bjt2

In sostanza parla delle migliorie presenti in Llano, che non è come dei cores k10e una GPU attaccati assieme, il turbo lavora in congiunzione tra CPU e GPU (cosa impossibile con GPU discreta) e con powertune si può settare il tdp da allocare a cpu e gpu. Dice che i core GPU possono tranquillamente arrivare a 800MHz, e il limite è solo il tdp: quando si è gpu limited e i cores macinano poco, la GPu può attivare anche a tale frequenza

ma questo powertune funziona? ha bisogno di driver specifici in windows?

[bjt2]

Originariamente inviato da marchigiano

ma questo powertune funziona? ha bisogno di driver specifici in windows?

Credo che modifichi registri hardware del processore... Daltronde persino il timeout di entrata in idle della GPU interna è totalmente hardware e indipendente dal driver: basta settarlo nel BIOS, se esso consente di farlo...

[affiu]

Ma siamo proprio sicuri e certi che Llano desktop abbia 2,9GHz come massimo?
No... perché se invece avesse un clock più alto, tutti i discorsi che facciamo continuamente, procio non adatto ad OC e APU destinata solo al salotto, praticamente non sarebbero più validi se Llano 100W desktop fosse 3,5-4GHz def.[/quote]

sono d'accordissimo che tutto puo succedere ,ma significherebbe che in overclock ci potrebbero essere scenari lampanti della serie:

4 core (anche se pianeta k10) a 4,5- 5ghz
gpu(vera) a 1100-1200 mhz
ram a 2500 mhz

a quanto dovrebbe andare un bulldozer x4 per non subire fastidio di fascia da llano e di convenienza dato che cmq una igp a quella velocita non è che fa dispiacere

si passerebbe(in overclock)da un phenom 2 x4 a circa 5ghz(deneb) + una hd 6x00 a(con x=?) a LLANO, cosi tanto per scherzare?ma...

[paolo.oliva2]

Originariamente inviato da affiu

Ma siamo proprio sicuri e certi che Llano desktop abbia 2,9GHz come massimo?
No... perché se invece avesse un clock più alto, tutti i discorsi che facciamo continuamente, procio non adatto ad OC e APU destinata solo al salotto, praticamente non sarebbero più validi se Llano 100W desktop fosse 3,5-4GHz def,

sono d'accordissimo che tutto puo succedere ,ma significherebbe che in overclock ci potrebbero essere scenari lampanti della serie:

4 core (anche se pianeta k10) a 4,5- 5ghz
gpu(vera) a 1100-1200 mhz
ram a 2500 mhz

a quanto dovrebbe andare un bulldozer x4 per non subire fastidio di fascia da llano e di convenienza dato che cmq una igp a quella velocita non è che fa dispiacere

si passerebbe(in overclock)da un phenom 2 x4 a circa 5ghz(deneb) + una hd 6x00 a(con x=?) a LLANO, cosi tanto per scherzare?ma...

All'OC non so dire... anche perché praticamente ancora non è stato fatto tranne 1 solo che ha postato 1,52V per 3,7GHz... che se vogliamo sarebbe già un totale per un 45nm (Thuban 1090T 1,5V ~4,4GHz), sarebbe da 65nm (1,4V per 3,4GHz con il 9950)...

Io posso capire che il 32nm sia allo stadio iniziale... ma mi aspetterei poco di più rispetto al 45nm, non 800MHz in meno... ciò mi pare MOLTO strano.

Solamente non vorrei che abbiamo già impostato dei limiti di utilizzo per un Llano sul.... nulla. E se poi avesse 500MHz in più def e il turbo?
Sappiamo che in ogni caso con un IPC > del 6% rispetto al Phenom II, non è che può andare tanto distante, di certo non si può confrontare con un 2600K, però ci sarebbe anche da considerare che con un +6% di IPC, per arrivare alla pari con un Phenom II basterebbe anche un 6% in meno di clock ed ancora meno se alla frequenza def si aggiungesse il turbo, diverso certamente che considerarlo un Atom.

Poi nella spiegazione di Llano, sembra che il Turbo sia parte integrante dell'architettura... com'è possibile che Llano desktop non abbia il turbo?

Se fosse per la ragione che avrebbe sforato il TDP... a mali estremi estremi rimedi, voilà Llano 125W desktop.

Secondo me si risolve in una bolla di sapone... boh, ho questa sensazione, tale e uguale al discorso vecchio di BD ha dei bug finito nel nulla.

[gianni1879]

non vi resta che aspettare pochi giorni per scoprire tutti i segreti di Llano versione desktop.

[XB-J]

Originariamente inviato da gianni1879

non vi resta che aspettare pochi giorni per scoprire tutti i segreti di Llano versione desktop.

Gianni, senza sbilanciarti, potrebbero esserci sorprese o ci mettiamo il cuore in pace con quello che si sa' adesso ?

[albertino84]

Originariamente inviato da paolo.oliva2

Ma ti ripeto che GF già nel 2010 ha riportato HKMG e ULK per il 32nm e che il low-k non sarebbe possibile sul 32nm e per questo che ci sarebbe l'ULK.
Il mio punto è, al limite, se attualmente sia 32nm HKMG o 32nm HKMG ULK, ma 32nm HKMG low-k non ci può essere, almeno così ho letto.

Mah, mi hai fatto venire un dubbio e ho provato a fare una rapida ricerca e sulle caratteristiche del 32nm GF ho trovato ben poco di certo...... la maggior parte delle informazioni viene da articoli dell'anno scorso, e allora giravano diverse slide GF addirittura di dicembre 2009 figurati! cmq in una di queste slide parlava di HKMG "sicuro" sui 32nm già fin da subito ma di ULK nemmeno l'ombra, o almeno inizialmente.....

Ma di Llano sapete che tipo di silicio è stato adottato? ovvero, è sui 32nm lisci oppure con HKMG o cos'altro? pensavo ad una cosa.... Llano è uno step B0, BD probabilmente sarà commercializzato partendo da almeno un C0 o superiore..... Llano viste le frequenze (e vedendo pure qualche screen in OC anche se non li considero ancora dati certi) ha dei problemi evidenti (almeno per le informazioni in nostro possesso ora) a salire di frequenza oltre un certo tdp! se cosi non fosse la scelta di Amd sarebbe alquanto bizzarra... cmq..... mentre Llano può essere anche commercializzato un po castrato in frequenze (e il fatto che non sia neanche un procio da OC gioca a suo favore) un BD col cavolo che può entrare sul mercato con frequenze inferiori ai k10 top, a meno di non avere un ipc strepitoso! ma anche li se il silicio non consente di salire oltre tenendo il tdp stabile ne andrebbe di mezzo sia il turbo (col cavolo 1ghz su metà core) e pure l'OC, che cmq su proci del genere è cmq un aspetto importante e stimola l'acquisto! uniteci pure le dichiarazioni ufficiali di Amd che l'OC sarà il punto forte di BD....
Personalmente il passaggio a step con lettera diversa (la C) visti i risultati dei Llano B0 mi fanno ben sperare..... se Llano ha l'HKMG per me BD avrà pure l'ULK o cmq un raffinamento necessario e importante del silicio cosa magari che pensavano di proporre successivamente ai primi BD!

[tuttodigitale]

Originariamente inviato da affiu

Ma siamo proprio sicuri e certi che Llano desktop abbia 2,9GHz come massimo?

massimo del primo step, sembra sicuro al 100%.
ma mi permetto di aggiungere che vedremo frequenze in modalità turbo superiore ai 4 GHz con TDP da 100W con futuri aggiornamenti.
Se la cpu llano fosse costruita a 45nm ULK a 2,8 GHz (con turbo su 2 core fino a 3,3 GHz) il TDP rientrerebbe nei fatidici 65W, a quali andrebbero aggiunti i 19W della gpu (40nm).
100W sarebbero troppi persino per i 45nm.

[dav1deser]

Originariamente inviato da paolo.oliva2

Sappiamo che in ogni caso con un IPC > del 6% rispetto al Phenom II

Veramente il +6% mi pare sia rispetto agli athlon, ne risulta che la differenza di ipc coi phenom è quasi nulla.