[Thread Ufficiale] Aspettando Bulldozer *leggere prima pagina con attenzione*

[calabar]

Originariamente inviato da checo

in realtà amd ha detto il contrario.
non si parla di moduli, ma di core e il modulo è il nome tecnico per indicare 2 core.

una cpu con 2 moduli sarà chiamata dal marketing quad core

E io che ho detto?

AMD ha dichiarato appunto che i core in BD saranno esattamente quello che finora tutti hanno inteso per core: i core int.
Quindi un modulo, che ha due core int, sarà conteggiato come "dual core".

Poi ripeto, concettualmente ritengo che AMD abbia lavorato per sostituire ad un singolo core della vecchia architettura un modulo da 2 core nella nuova.
Quindi non valuterei l'ipc a parità di core.

[checo]

Originariamente inviato da calabar

E io che ho detto?

AMD ha dichiarato appunto che i core in BD saranno esattamente quello che finora tutti hanno inteso per core: i core int.
Quindi un modulo, che ha due core int, sarà conteggiato come "dual core".

Poi ripeto, concettualmente ritengo che AMD abbia lavorato per sostituire ad un singolo core della vecchia architettura un modulo da 2 core nella nuova.
Quindi non valuterei l'ipc a parità di core.

appunto, ma se ha detto che 8 core andranno il 50% in più di 6 core attuali, non capisco perchè qui ci sia gente che dice che un x4 bd andrà meno di un attuale x4 p2

[papafoxtrot]

Salve a tutti, cerco di riassumere l'idea che mi sono fatto su bulldozer e su questa presentazione.

Inizio dicendo che sinceamente non trovo che abbiano rivelato chissà quali dettagli, e che molte cose si sapevano già da un pezzo.

Architettura generale: moduli
Qui già si sapeva: FPU in passato sovradimensionata, unità intere che facevano da colli di bottiglia, si raddoppiano gli interi, si risparmia silicio, e così si ottimizzano costi e consumi. Nulla di nuovo.

Architettura della cache
Sulla L2 i sa che è condivisa all'interno di un mobulo, ma non si conoscono latenze e dimensioni.
Non ricordo più nei mesi scorsi avete parlato di un nuovo tipo di memoria sperimentato da AMD, qualcuno più ferrato di me mi riassumerebbe il concetto? E' possibile che il silenzio serva a coprire questa nuova cache? In ogni caso non si sa niente di nuovo.
La cache L1 dati viene inoltre condivisa tra due core, dunque i 64kb (pari a quelli usati su ogni core k10) saranno proporzionalmente una quantità inferiore. In ogni caso intel usa 16MB di cache dati...
La cache L1 per le istruzioni è invece dedicata per ogni pipeline INT e passa da 64KB a 16KB. Probabilmente risparmiano silicio e consumo, avendo migliorato la L2 e credo i bus interni.
Cache L3 condivisa non credo ci saranno grosse novità, se non sulla dimensione e sulle latenze, che nel k10 sono superiori a quelle degli intel.
Fino a qui insomma l'unica novità è la distribuzione della L1 e le dimensioni ridotte rispetto al passato.
Si può aspettarsi un calo dei consumi confrontando sullo stesso silicio) due core k10 ed un modulo bulldozer.

FPU
E' singola per ogni modulo, ma può operare come 1x256bit, ma anche come 2x128bit, per cui alla fine un ipotetico singolo modulo è come se avesse 2 FPU "comparabili" a quelle di K10, e ovviamente due core int.
Può lavorare anche come 4x64bit anche se non so quantificare il vantaggio che ciò può comportare.
Anche su questa comunque si sapeva già tutto.

Architettura delle pipeline intere
Sapevamo che aumentavano gli stadi, che si passava da 3 (ALU + AGU) a 2 ALU + 2 AGU indipendenti, con un vantaggio dovuto all'indipendenza delle due strutture, anche se inizialmente non si era compresa questa differenziazione.
Anche qui non ci trovo molto di nuovo.

Decoder
Permette la fusione di istruzioni, lo sapevamo da un po', e si era detto che nell'architettura core di intel in realtà questa funzionalità è presente, ma non è molto sfruttata.

Fetch e branch prediction
Sapevamo che sarebbero state migliorate, ma anche che le pipeline più lunghe necessiteranno di procedure più efficienti da questo punto di vista. Nel complesso i miglioramento di queste può compensare l'allungamento delle pipeline, non credo che potrà contribuire esso stesso ad un miglioramento "netto" delle prestazioni.
Ad ogni modo ora sappiamo che le due procedure sono indipendenti, mentre prima lo stallo dell'una comportava il blocco anche dell'altra, e sappiamo che il miglioramento del prefetch richiederà un miglior accesso alla memoria.

Memory controller
Nulla si sa. Può darsi che sia una delle carte che AMD intende tenere nascoste... Un asso nella manica. Sappiamo anch, d'altra parte, che core i7 non guadagna nulla passando da dual a triple channel, per cui è possibile un passaggio al triple channel, dubito al quad channel, sapendo anche quanto incide il memory controller sui consumi.
E' possibile anche, secondo me, che AMD rimanga ad un dual channel, affidando al miglioramento delle prestazioni delle memorie il compito di fronteggiare l'attività di prefetch più intensa.
D'altro canto oggi un phenom II X6 non guadagna un tubo passando da 1333MHz c9 a 1600MHz c7, per cui è pensabile che bulldozer sia leggermente limitato con memorie lente quali le 1333MHz c9, mentre gli siano sufficienti due canali verso una, per l'anno prossimo abbastanza comune, 1866MHz c8, per eliminare qualunque collo di bottiglia.
Insomma visti gli sforzi di amd per ridurre al minimo i consumi esclludo a priori che BD abbia un controller a 4 vie, e ritengo poco probabile anche un controller a 3 vie.
Ad ogni modo un triple channel avrebbe un vantaggio. Le schede madri avrebbero 6 slot di ram e si potrebbe montare memoria in quantità., Io assemblo workstation a singolo processore e vi garantisco che non è male la cosa. Anche se oggi stanno diffondendosi i banchi da 4GB.

Power gating
Niente di nuovo, come sapevamo già buldozer integrerà circuiterie per il power gating dei moduli. Interessante. Ridurrà i consumi in idle.

Turbo mode
Un turbo mode più raffinato e con frequenze più aggressive mitigherà le prestazioni in single core tendenzialmente basse, che oggi vediamo anche in K10.

Physical Register Files
Ne ha parlato credo solo Anandtech, è interessante. Contribuissce di certo ad un calo dei consumi, anche se non so che impatto abbia sulle prestazioni.

Consumo
Veniamo da un phenom II X6 a 3,2GHz da 125W di TDP su un ottimo processo a 45nm.
Tenuto conto della FPU potenziata ma condivisa, della circuiteria condivisa all'interno di un modulo, delle pipeline allugate, dei nuovi registri, del nuovo prefetch che probabilmente richiede più energia, credo che a parità di core int e di processo produttivo bulldozer consumerà leggermente meno di k10.
Non conosciamo le dimensioni delle cache. Immagino che la L3 aumenterà leggermente, arriveranno ai 2MB per core predicati da intel, anche in vista della maggiore aattività di cui si farà carico il memory controller.
Abbiamo poi il passaggio da 45 a 32nm, che comporterà una riduzione, a parità di chip, del die size, del 50% circa, ed una riduzione del consumo che possiamo stimare nel 30%, per via dell'aumento delle correnti disperse dovuto alla miniaturizzazione.
L'introduzione dell'HKMG potrebbe annullare questo effetto negativo, ma il low-k sarà ancora presente? Non ne sono sicuro sinceramente... Non ne hanno mai parlato.
Qui siamo in dubbio.
L'aumento del 33% del numero di core assorbirà probabilmente la riduzine di consumi dovuta al nuovo PP.
Insomma alla fine della fiera bulldozer X8 potrebbe consumare in full load a pari frequenza un po' meno di thuban.

Frequenze
Questa riduzione di consumo potrà infine essere usata per un aumento di frequenze.
Escudo che siano raggiunti i 4GHz di default. D'altra parte è arcinoto come siano convenienti più core a frequenza inferiore. Se ce ne fosse lo spazio AMD farebbe un BD a 12 core piuttosto che un 8 core con frequenze pompatissime.

E infatti una citazione di anandtech recita:
[quote]
AMD argues that this will ensure clock speed won’t be a problem with the design and we should expect to see Bulldozer based products at similar if not higher clock speeds than what we have today with Phenom II.
[\QUOTE]

IPC
Impossibile fare previsioni, i dati necessari non sono stati divulgati.
Consideriamo un singolo core bulldozer come se fose implementato in modo tradizionale, e poi applichiamo quell'80% che AMD ci ha comunicato in relazione al fatto che i core non sono indipendenti.
La pipeline più lunga riduce l'IPC, ma può esseere mitigata dai nuovi branch e fetch. La nuova architettura delle unità int e del decoder può migliorare l'IPC, compensando quel 20% che si perde per via dei core legati dalla circuiteria comune e dal frontend comune (e che può essere saturato da un core solo). Sulle cache non abbiamo nessun dato.
Insomma qualunque ipotesi è pura speculazione, anche se tendo a credere che l'IPC sarà superiore a quello di K10. Potrebbe essere quel +12/13% citato da JF-AMD. Potrebbe essere maggiore nell'elaborazione di interi, tipica dell'ambito desktop, visto che il dato si riferisce all'ambito server.
Aspettiamoci da un +5% ad un +25% di IPC per core, secondo me.

Spero di non aver tralasciato nulla e vi prego di integrare il mio riassunto con le vostre impressioni e secondo le vostre competenze.

[bicchiere]

Originariamente inviato da checo

a dire il vero lato fpu sono superiori le cpu amd

Perchè?

[papafoxtrot]

Faccio ora la mia speculazione sulle prestazioni del top di gamma.
Per quanto ho detto l'IPC otrebbe essere superiore rispetto a thuban, di una quantità variabile tra i 5% ed il 25%, ipotizzato ancvhe tenendo conto dei dati divulgati da JF-AMD, ormai molto tempo fa.

La frequenza del top di gamma a mio parere può essere compresa, almeno al lancio, tra i 3,2GHz ed i 3,6GHz, di conseguenza l'incremento rispetto ai 3,2GHz del 1090T può essere compreso tra lo 0% ed il 12,5%.

Il numero di core invece non ha scampo, sarà superiore del 33%.

Moltiplicando i tre incrementi la mia ipotesi è che il top di gamma X8 supererà il 1090T in media di una quantità compresa tra il 40% ed il 90%.
Insomma potrebbe andare dal 140% delle prestazioni di thuban al 190% delle prestazioni di thuban (1090T).

Nel primo caso avvicinerebbe core i7 980x, che grosso modo, dove tutti i core sono sfruttati, supera i core i7 quad core, quali i 975, e dunque thuban 1090T del 50%.

Nel secondo caso sarebbe discretamente più veloce di quest'ultimo e del Core i7 990x che è atteso per la fine dell'anno.

Resterà da vedere quale sarà la risposta di intel a bulldozer. Un ipotetico sandy bridge a 8 core (16 threads), che potrebbe avere frequenze massime simili a quelle che abbiamo visto con i nehalem, a mio avviso rimane nella migliore delle ipotesi a portata di mano, ma tendenzialmente sarebbe migliore di bulldozer. A quel punto rimarrebbe la partita dei prezzi.
Ovviamente la mia è una speculazione, e non si sa se e quando un sandy bridge a 8 core arriverà. Io e lo aspetto sinceramente.

[papafoxtrot]

Considerazioni sull'SMT e sui Moduli

Mi chiedo per quale motivo alcune testate, tra le quali Hwupgrade, abbiano messo a confronto l'SMT di Intel con i moduli dual-core di bulldozer.
Forse perché AMD ha voluto giocare su questo confronto la presentazione della sua architettura.

A mio vedere sinceramente non c'è nessun motivo per confrontare le due cose.
E come confrontare l'iniezione in fase liquida applicata ad un motore a benzina convertito a gas con la turbocompressione o la fasatura variabile delle valvole, o l'iniezione diretta di benzina.

Sono due cose diverse.
I moduli di AMD mirano ad incrementare il numero di pipeline intere senza raddoppiare l'intera architettura.
L'SMT di intel mira ad evitare che, in caso di stallo di un thread, l'intera pipeline rimanga inutilizzata, cosa che potrà sempre verificarsi sulle pipeline intere di bulldozer, allo stesso modo di come accadeva su quelle di K10 e di ogni altro processore.
Chiunque conosca il funzionamento di SMT sa che esso non ha null a che vedere col raddoppio delle pipeline o col raddoppio dei thread eseguibili.
SMT non serve ad elaborare due thread al posto di uno. I due thread non sono elaborati simultaneamente.
Lo scopo è quello di mantenere la pipeline operativa, facendola lavorare su un altro thread, nelcaso in cui il primo vada in stallo. E' un modo per aumentare l'efficienza della singola pipeline. Come quando prepariamo la pastasciutta e per non rimanere inoperosi intanto che facciamo bollire l'acqua su un altro pentolino prepariamo il sugo.
SMT richiede il raddoppio dei registri (pentolino).

Il modulo di AMD ha lo scopo di raddoppiare la pipeline (due pentole di pastasciutta), ma l'efficienza della singola pipeline rimane grosso modo la stessa. In caso di stallo del thread... Si aspetta.

Per cui le due cose non in alcun modo legate, e AMD potrebbe tranquillamente implementare SMT su ciascuna delle sue pipeline, come un modo per incrementarne l'efficienza evitandone il blocco in caso di stallo.

E sinceramente ancora non escludo del tutto che lo abbia fatto, anche se di certo ho smesso di sperarci.

Ricordo quando ancora nel 2009 un funzionario di AMD dichiarò che bulldozer avrebbe avuto il suo SMT, con più di due thread per ogni core. Per come AMD ci ha venduto i moduli due thread per modulo li abbiamo già. Che siano 4 per modulo grazie a pipeline con hyper threading?

Ripeto, è pura immaginazione mia, ma se fosse così non mi dispiacerebbe di certo. Sicuramente la licenza di HT intel se la farebbe pagare.

[greeneye]

Originariamente inviato da papafoxtrot

Memory controller
Nulla si sa. Può darsi che sia una delle carte che AMD intende tenere nascoste... Un asso nella manica. Sappiamo anch, d'altra parte, che core i7 non guadagna nulla passando da dual a triple channel, per cui è possibile un passaggio al triple channel, dubito al quad channel, sapendo anche quanto incide il memory controller sui consumi.
E' possibile anche, secondo me, che AMD rimanga ad un dual channel, affidando al miglioramento delle prestazioni delle memorie il compito di fronteggiare l'attività di prefetch più intensa.
D'altro canto oggi un phenom II X6 non guadagna un tubo passando da 1333MHz c9 a 1600MHz c7, per cui è pensabile che bulldozer sia leggermente limitato con memorie lente quali le 1333MHz c9, mentre gli siano sufficienti due canali verso una, per l'anno prossimo abbastanza comune, 1866MHz c8, per eliminare qualunque collo di bottiglia.
Insomma visti gli sforzi di amd per ridurre al minimo i consumi esclludo a priori che BD abbia un controller a 4 vie, e ritengo poco probabile anche un controller a 3 vie.
Ad ogni modo un triple channel avrebbe un vantaggio. Le schede madri avrebbero 6 slot di ram e si potrebbe montare memoria in quantità., Io assemblo workstation a singolo processore e vi garantisco che non è male la cosa. Anche se oggi stanno diffondendosi i banchi da 4GB.

Permettimi di dissentire: sappiamo già ora che tipo di controller sarà.

Amd una cosa l'ha detta e confermata più volte: gli opteron bulldozer saranno compatibili sulle schede C32 (1 e 2 socket) e G34 (4 socket) attuali.

Il socket C32 è dual channel DDR3 mentre il G34 quad-chiannel ma gli opteron 6000 contengono 2 die connessi internamente con un link hypertransport e quindi sfruttano i due canali di entrambi i die.

Tanto per rinfrescare le idee:




Quindi il controller sarà un dual-channel DDR3, magari più raffinato degli attuali ma sostanzialmente confrontabile a quello dei thurban.

[papafoxtrot]

Bravo GreenEye, sospettavo di un dual channel per i motivi che ho detto, e credo che la tua obiezione confermi definivamente che BD avrà MC dual channel (quad channel nei chip interlagos).

Anche se è sempre possibile che la versione desktop abbia un MC diverso da quella server, visto che comunque il server richiede un MC lievemente diverso per via delle memorie che devono per forza essere ECC, ad esempio.
Insomma non diamolo per scontato, ma è praticamente certo che sia un dual channel.

[GT82]

EDIT

riformulo la domanda

un modulo BD occupa 1.2 volte l'area di un singolo core Phenom

il dato si intende a parità di pp vero?

[affiu]

capisco che tutti noi cerchiamo di intendere ed afferrare come saranno le prestazioni e che invece si sanno solo felici attese e grafici e disegni ma ,secondo me dobbiamo cercare di vedere le cose da un ''nuovo'' punto di vista

il bulldozer x4 per quanto(con felicità del mondo intero) possa essere inferiore o quasi uguale al neàlem x4 ...di una cosa vorrei indurvi a riflettere

secondo voi ci sarà bisogno del dissipatore per bulldozer x4 a 32nm?oppure con un dissipatore del nehalem x4 se ne ''potrebbero'' dissipare almeno 2 di bulldozer x4?

il fatto è che le cartucce sono sul finire per qualcuno e non ci saranno discrepanze pazzesche...le prestazioni saranno moltooo vicine...

per il resto auguro con tutto il cuore che SB SIA un po superiore a bulldozer,anche se lo dubito...perche dopo di esso non ci sara ne ivy ne sasha ne gilda

ma solo ''RETURN OF MAGIC PENTIUM RIGENERATION''

oltretutto il turbo di bulldozer non centra nulla con ''i turbi odierni'' ma è concepito assieme all'architettura bulldozer...mi spiego meglio

uno zambezi x8 a 3ghz vs x8 4 ghz vs x8 a 5ghz ....rappresentano da soli (quel gigahertz in piu) quasi QUANTO 2 core in piu(integer,CIOE QUASI UN MODULO)

in poche parole :

un bulldozer x4 a 4/4.5 ghz sarà uguale ad esempio ad un x6 bulldozer a 3 ghz!!!

ma la cosa che portera cecità è che questo si vedra solo in MULTITREAD altro che paste di mandorle

un x8 zambezi OC a 5 ghz sarà difficile da superare ...potete stare tranquilli!!!!

[Ares17]

Originariamente inviato da GT82

EDIT

riformulo la domanda

un modulo BD occupa 1.2 volte l'area di un singolo core Phenom

il dato si intende a parità di pp vero?

dovrebbe essere così, ma i core occupano solo una parte della superfice (cache e memory controller occupano la maggiorparte dello spazio disponibile).
Credo quindi che a parità di processo produttivo e superfice avremo una percentuale di core variabile in più tra il 20 ed il 40% al massimo (percentuale che si alza al crescere delle unità intere presenti nella cpu continuando a non variare la cache ed il memory controller).

[_andrea_]

Originariamente inviato da GT82

EDIT

riformulo la domanda

un modulo BD occupa 1.2 volte l'area di un singolo core Phenom

il dato si intende a parità di pp vero?

Da quel che ho capito no, 1.2 volte usando la riduzione dei componenti e miniaturizzando a 32nm. Però non so se esiste una notizia dov'è scritto precisamente cosi..

[dark.halo]

Originariamente inviato da Lan_Di

Se un bulldozer andasse a parità di core e clock, anche solo un poco più di un phenom II X 4 965, ma consumasse la metà, io sarei già contento. Con poco più intendo più o meno 10%.
Già il 965 è sovrabbondante per la maggior parte delle necessità quotidiane.

This is llanoooooooo

[greeneye]

Originariamente inviato da papafoxtrot

Bravo Paolo....

Giovanni......


Cmq io ho l'impressione che bulldozer sarà piccolo....molto piccolo

[greeneye]

Originariamente inviato da GT82

EDIT

riformulo la domanda

un modulo BD occupa 1.2 volte l'area di un singolo core Phenom

il dato si intende a parità di pp vero?

Da quello che ho capito io si parlava di transistor non di area.

Consideriamo che la cache di bulldozer è piccola a confronto di quella del K10.

[greeneye]

Cmq JF ha ciaramente detto che bulldozer da 8 core (4 moduli) sarà il diretto conccorrente del SB a 4 core e che avrà un miglio rapporto costo/prestazioni e prestazioni/watt.

[heddie]

Ma informazioni sulla compatibilità con l am3?

[persa]

Originariamente inviato da heddie

Ma informazioni sulla compatibilità con l am3?

non ci sta niente di nuovo, quindi per ora rimane il discorso di ieri che il bull non andrà su am3, mentre i proci attuali per am3 potranno andare su am3+

[papafoxtrot]

Originariamente inviato da greeneye

Giovanni......


Cmq io ho l'impressione che bulldozer sarà piccolo....molto piccolo

OPs, ti chiedo scusa, ho confuso il tuo avatar con quello di paolo oliva!


Comunque, se l'avversario di bulldozer 8 core è sandy bridge ad 8 core, quale sarà l'avversario di SB a 6/8 core?
Io dubito che Intel, dopo aver fatto nehalem a 6 core, farà sandy brydge con soli 4 core... E comunque rimarrebbero i nehalem a 6 core da raggiungere e battere. Magari i SB arriveranno più tardi, ma non credo dopo la metà del 2011...

[heddie]

Originariamente inviato da persa

non ci sta niente di nuovo, quindi per ora rimane il discorso di ieri che il bull non andrà su am3, mentre i proci attuali per am3 potranno andare su am3+

che peccato cavoli