Quote:
Originariamente inviato da leoneazzurro
Perchè evidentemente costoso per l'epoca rispetto ai vantaggi che avrebbe offerto. Comunque qui si parla di qualcosa di un po' diverso, visto che con lo stacking in realtà il tutto viene praticamente visto come lo stesso chip con atenze molto ridotte.
|
Quote:
Originariamente inviato da leoneazzurro
OK, per le APU MCM Kepler si riferiva a quelle post-Phoenix. Si parlerebbe quindi di quelle che sarebbero lanciate a Gennaio 2024, se AMD mantiene la cadenza annuale. A questo punto direi che è abbastanza chiaro cosa ci aspetta con Zen5...
PS: a quanto pare queste APU saranno dotate di Infinity Cache. Saranno quindi aggeggi graficamente parecchio potenti. Pare chiaro che quindi che AMD abbandonerà la fascia bassa delle GPU (come già supposto da diverse indiscrezioni) che verrà coperta da APU ben più corpose di quelle che siamo abituati a vedere...
|
È un po' quello il dubbio che ho io su Intel.
Cioè, AMD è su MCM da 5-6 anni, ed in questi anni ha sviluppato ed affinato tutto l'ambaradan dei protocolli di interfacciamento delle varie parti MCM ed ora applicherà il concetto di blocchi sull'MCM.
Dall'altra parte abbiamo una Intel che ancora produce in monolitico e che quindi deve ancora applicare l'MCM e rifarlo per affinarlo.
Non è che Intel non possa arrivare a ciò che fa AMD, ma è ovvio che ciò richieda tempo e se chi è in vantaggio continua lo sviluppo, diventa problematico il pareggio.
Questo lo abbiamo visto con l'iGPU degli APU. AMD era in vantaggio, Intel i suoi progressi li ha fatti, ma AMD è comunque riuscita a restare avanti.
Intel può recuperare in nm su TSMC, però per quanto ha annunciato, ha un tempo minimo per progettazione e stesura delle nuove architetture, perché in pratica devono essere già pronte quando lo è il silicio per produrre a quella nm.
Onestamente già questo mi lascia perplesso... il 5nm TSMC era già pronto nel 2020 per la produzione a rischio, e entrerà in commercio nel 2022, come cacchio farebbe Intel ad essere pronto con il 7nm nel 2023 e già produrre in volumi?
Poi non riesco a capire come possano progettare il bilanciamento IPC con le frequenze senza avere i dati di un silicio finito...
Ma a parte questo... esempio AMD. Il progetto Zen4 nasce già considerando l'impilazione perché di fatto la si è prodotta con Zen3+, quindi disponibile e con la produzione Zen3+ verrà ulteriormente affinata. Zen5 probabilmente applicherà i blocchi, e così via.
Se Intel ancora è sul monolitico, ammesso e concesso arrivi a nm simili a TSMC, non può certamente progettare una architettura a blocchi come presumibilmente avrà Zen5 perché se non ha la tecnologia necessaria, non la potrebbe commercializzare. Quindi per forza di cose se deve andare sul sicuro, non sarà indietro in IPC e frequenze, ma dubito rispetto ai costi