Quote:
|
Originariamente inviato da Murakami
Probabilmente perchè 4 pipeline a 32 bit sarebbe fill rate sprecato, vista la ridotta banda passante a disposizione: forse, questa peculiarità architetturale avrà consentito agli ingegneri nVidia di risparmiare transistor in qualche area del core, abbassando così il prezzo di fabbricazione del chip.
|
Ora non ricordo se tempo fa facevo con te un discorso sul perchè la 4Mx fosse più veloce della 2GTS pur essendo inferiore al livello HW (2 pipe contro 4).
La risposta al periodo fu la frequenza e l'algoritmo di risparmio della banda di memoria.
La cosa poteva essere vera se le schede avessero avuto un numero identico di pipe e TMU, ma con 4 pipe il fill rate della 2GTS a 200Mhz doveva essere superiore e non poco a una 4Mx a 250Mhz.
Ora però, sapendo la questione della disattivazione di due pipe a 32bit, capisco il perchè del divario prestazionale.
Ci sarebbe anche da fare il riscontro con una rivale dell'epoca, la R100DDR, che a 16 bit ne prendeva ma a 32bit si allineava.
Si svelano tutti i misteri.