Quote:
|
Originariamente inviato da yossarian
si; un conto è operrae su due (o più) thread nello stesso ciclo, un altro è fare switching tra un thread e l'altro in cicli successivi. La pipeline più "lunga" ti consente di fare la prima delle due operazioni; per l'altra servono un certo numero di registri costanti e temporanei (cosa che, in misura minore, hanno anche i chip precedenti alle dx9). Si tratta di due concetti completamente differenti
sempre 32 bit per pixel (8 bit per canale(; se, le MX, a 32 bit, si comportano ancora come una 2x2 (li la limitazione diventa la bandwidth).
|
Grazie yoss come sempre sei gentilissimo.
Un'ultima domanda: in una pipeline fissa (fino alle DX7) è possibile che le TMU (ad esempio) operino su un pixel mentre le ROP stanno scrivendo il pixel precedente nel FB? Cioè, in altri termini, è possibile che unità funzionali diverse (in questo caso TMU e ROP) operino su 2 pixel diversi (facendo cose diverse) nello stesso tempo? Oppure quando le ROP stanno scrivendo nel FB le TMU sono "ferme"?
Da quello che ho capito i chip DX9 possono farlo, mentre per gli altri in effetti le TMU (o chi per loro) rimarrebbero in idle, dato che non possono operare su un altri pixel (o thread) mentre parte della pipeline sta ancora operando su un altro pixel.
Ciao grazie.
