[capitan_crasy]

Caratteristiche Architettura AMD Bulldozer

Nuova architettura CPU di AMD, la quale andrà a sostituire l'attuale Tecnologia "Hammer" dove si basano gli attuali K8/K9/K10.

Un po di storia

L'architettura Bulldozer è stata progettata completamente da zero, a differenza di quanto avvenuto con Barcelona e Shanghai che rappresentano evoluzioni dell'architettura K8.
L'annuncio fu dato prima ancora che il K10 fosse presentato ufficialmente, ma questo non era una assoluta novità per AMD.
Il progetto originario del primo Bulldozer prevedeva una CPU a 4/6 core sul processo produttivo a 45nm SOI con supporto alle SSE5.
L'uscita prevista era stata annunciata per fine 2009 dallo stesso neo CEO AMD Dirk Meyer e il suo concorrente diretto era l'architettura Nehalem di Intel.
Purtroppo dopo i primi risultati da laboratorio sui primi sample, AMD decise la cancellazione della versione a 45nm SOI per passare direttamente al processo produttivo a 32nm SOI con importanti cambi architetturali, quali l'abbandono delle istruzioni SSE5 e l'adozione delle AVX di Intel.
Non sapremo mai cosa andò storto, tuttavia la tecnologia low-k presente del Six core K10 AMD è cugina del lavoro svolto su Bulldozer a 45nm SOI.

Bulldozer in dettaglio

L'architettura Bulldozer prevede due core per elaborazioni Integer, affiancati da un'unità Floating Point che è condivisa.
La scelta di AMD è quella di raddoppiare la sola parte Integer delle proprie CPU, lasciando condivisa quella Floating Point, dato che la maggior parte del calcolo riguarda proprio le unità Integer (in media per l'80%). Questo tipo di filosofia architetturale ha l'obbiettivo di ottenere il miglior rapporto tra prestazioni e consumo duplicando la parte Integer, massimizzando quindi il parallelismo delle operazioni e lasciando unificata un'unità in virgola mobile la quale avrà al suo attivo una notevole potenza di calcolo.
Le caratteristiche della Floating Point per ogni modulo Bulldozer prevede due unità Multiply and Accumulate a 128 bit, a monte delle quali troviamo anche uno scheduler in virgola mobile; mentre per quanto riguarda le ISA sono supportate tutte le principali istruzioni (tranne le 3DNow) quali SSE3, SSE 4.1 and 4.2, AVX, AES, FMA4, XOP, PCLMULQDQ.
La principale novità sono le istruzioni AVX (Advanced Vector eXtensions) a 256bit; lo sfruttamento di queste istruzioni verrà compiuto da Bulldozer mettendo in parallelo le due unità Floating Point a 128bit la quale, dal tipo di applicazione in esecuzione, possono essere configurate anche come 4x64bit, 2x128bit e 1x256bit.
Altra novità importante e il nuovo decoder a 4 vie, completamente ridisegnato rispetto al tradizionale 3 vie adottato da AMD nelle ultime precedenti architetture (al K7 in su); la conseguenza diretta e che ora si può unire istruzioni branch x86 aumentando l'ampiezza del decoder.
Sono anche presenti 3 distinti scheduler divise per le due unità Integer e uno per il Floating Point.
Ogni unità Integer è dotata di una cache L1 per i dati da 16KB, valore inferiore ai 64KB integrati per ogni core nell'architettura K10, a monte dell'unità di fetch troviamo una seconda cache L1 da 64KB a 2 vie per istruzioni.
AMD, rispetto al K10, ha allungato la pipeline interna alle unità di calcolo Integer in modo da ottenere frequenze di clock più elevate rispetto alle sue "vecchie" architetture.
La scelta di questa soluzione potrebbe provocare un eccessiva dipendenza dalle unità di branch prediction; AMD quindi ha integrato il Branch Prediction e il Fetch Logic facendoli operare in modo indipendente l'una dall'altra, evitando spiacevoli situazioni di stallo quando una di queste si arresti per un qualsiasi motivo. Un'unità di prefetch così aggressiva accoppiata a una pipeline più lunga, richiedono maggiori prestazioni (in termini di banda) per quanto riguarda il memory controller integrato; per il momento AMD non ha rilasciato le caratteristiche di questo componente, anche se ha confermato il suo totale ridisegno per fruttare al massimo la banda messa a disposizione dalle memorie RAM DDR3.
Le frequenze gestibili dal controller DDR3 per la serie FX sono 1066Mhz, 1333Mhz, 1600Mhz e 1866Mhz.
La quantità della cache L2 (16 vie) è da 2MB la quale sarà unificata tra i 2 core per modulo; ci sarà una anche una cache L3 da 8MB condivisa anch'essa da tutti i moduli/core.
AMD con Bulldozer, al contrario di Intel con la tecnologia HyperThreading o l'SMT (Simultaneous Multi Threading) che esegue per ogni core due threads in parallelo, ha scelto di integrare due unità di calcolo Integer complete affiancate da una complessa unità in virgola mobile che è condivisa.



Bulldozer di fatto integra due core che condividono le risorse di elaborazione in virgola mobile, avendo pipeline dedicate per quelle Integer
AMD ha scelto la via della condivisione delle risorse, creata in modo tale da ottimizzare le prestazioni al consumo massimo ottenibile; non a caso si prevede che la presenza della sola seconda unità di calcolo Integer all'interno di ogni modulo Bulldozer, implichi un incremento della superficie complessiva del chip pari al 12%, valore particolarmente contenuto considerando il boost prestazionale ottenibile.
In un discorso del tutto accademico si può anche dire che un modulo bulldozer potrebbe essere considerato un "mini Dual core" oppure un "super Single core"; ce da ricordare che AMD considera solo il numero dei core/thread e non il numero di moduli per identificare i vari modelli CPU.
Sul capitolo consumi Bulldozer con i suoi moduli potrà gestire, grazie allo stadio denominato C6, dinamicamente e indipendentemente l'uno dall'altro il Vcore e frequenza di clock, anche se questo non può essere fatto per singolo core ma solo per coppia di core legato comunque al modulo Bulldozer; migliorato anche lo stadio C1E introdotto già con le CPU K10 a 45nm Step C3/E0
Elementi come il Northbridge CPU, la cache L3, Hypertransport hanno la loro indipendenza energetica in modo da ottimizzate al massimo i consumi in idle.

AMD Turbo Core 2.0

La famiglia CPU Bulldozer introduce la seconda versione del Turbo Core AMD, apparsa per la prima volta sulle CPU K10 a 45nm step E (Core Thuban/Zosma).
Le caratteristiche più importanti sono l'introduzione di due differenti stadi regolati dal livello di consumo della CPU, dal numero di core utilizzati e dalla temperatura del processore.
Il primo stadio di Turbo core prevede che la CPU possa aumentare la frequenza di clock di tutti i core sino ad un massimo dichiarato dal modello specifico; per fare un esempio pratico i modelli Six core a 45nm potevano intervenire solo per la metà dei core:



Studiata specificatamente per l'esecuzione di programmi in sigle thread o comunque non ottimizzati per le CPU multi core, il secondo stadio del Turbo core interviene solamente sulla metà dei core disponibili, in questo caso la frequenza di clock può aumenta sensibilmente rispetto al primo stadio di Turbo core; questo è possibile solo se l'altra metà o meno dei core restano in idle.
La frequenza massima nominale del secondo stadio di Turbo core è dettata dal modello di CPU e viene comunque regolata comunque dal livello di consumo della CPU, dal numero di core utilizzati e dalla temperatura del processore.



Il socket AM3r2 o AM3+

AMD ha confermato l'uscita di un socket chiamato molto genericamente AM3r2 o AM3+.
Le attuali CPU Socket AM3 a 45nm (serie Phenom2/Athlon2/Sempron AM3) sono compatibili con le schede madri socket AM3+; mentre le CPU socket AM3+ (tranne rare eccezioni di alcuni modelli Asus e MSI) non saranno compatibili, con le schede madri socket AM3; per meglio identificare il vecchio socket AM3 da quello nuovo il colore del socket AM3+ sarà completamente nero.



In diversi casi, in commercio si possono trovare modelli di schede madri che avranno il socket AM3+ e i vecchi chipset serie 800/700, anche in questo caso le CPU socket AM3+ saranno compatibili al 100%.

Piattaforma AMD "Scorpius"

Con l'uscita delle CPU Bulldozer AMD presenterà una nuova piattaforma chiamata "Scorpius", la quale sarà composta da nuovi chipset AMD serie 900 modello 990FX, 990X (Crossfire ready) e 970.
Ci sarà anche il nuovo southbridge serie SB950 il quale sarà in grado di supportare 6 porte SATA 3.0, mentre le porte USB 3.0 saranno gestiti da chip esterni.



Piledriver: Bulldozer di seconda generazione

Entro il 2012 AMD prevede un evoluzione dell'architettura bulldozer identificata con il nome Piledriver.
Costruita sempre a 32nm SOI le caratteristiche del nuovo core sono un 10%/15% in più di prestazioni generali, nuove istruzioni (FMA3, BMI), un nuovo turbo core in versione 3.0, un prevedibile aumento delle frequenze di clock.
Vengono mantenute le caratteristiche del socket AM3+ ovvero i chipset serie 9 (990FX, 990X, 970) e i southbridge serie SB950, (quindi per tutto il 2012 niente PCI-Express 3.0 e USB 3.0 a gestione nativa), controller Dual channel DDR3 con frequenza massima a 1866Mhz; anche la cache L3 rimarrà a 8MB.



Entro sempre lo stesso periodo dell'anno dovrebbero venir presentate le soluzioni denominate "Komodo" con modelli a 6, 8 e 10 core.
Basate sempre su Piledriver le nuove CPU saranno basate su infrastruttura FM2 non compatibile con l'attuale socket AM3+.
Le differenze principali saranno l'integrazione on DIE del chipset ovvero la CPU potrà gestire il PCI-Express alla versione 3.0 e una gestione delle memorie DDR3 fino alla frequenza di 2133Mhz.
La nuova piattaforma socket AM3+ è prevista nel 2012 (secondo/terzo trimestre 2012); per quanto riguarda le versioni 10 core non ci sono informazioni in merito, ma cè da dire che tali soluzioni erano attese sul socket FM2 previsto per le prime soluzioni Trinity.