Bel Thread! Effettivamente se ne sentiva la mancanza, quindi eccomi!
Ho qualche domanda in relazione a questa nuova architerttura:
- Sicuramente mi sbaglio, ma mi sembrava che con Nehalem Intel avesse creato una sorta di Hypertransport, quindi basandosi su una connessione tramite bus bidirezionale per far interagire tra loro tutti i cores. Ora ho letto nelle informazioni scritte sul primo post che la connessione tra i cores sarā di tipo "ring bus", quindi condivisa. Questo non potrebbe creare delle latenze maggiori a furia di aumentare il numero dei cores? (pur avendo una complessitā architetturame piu' facilmente gestibile, ovviamente)
- ho sentito dire che i livelli di cache saranno inclusivi.. confermate la mia notizia?
- Riguardo all'ES di cui sono disponibili i primi bench, si sa qualcosa di piu' riguardo alla soluzione grafica che intel dovrebbe averci integrato? Ed in questo caso sara' una soluzione affiancata sullo stesso package, oppure sara' realmente integrata nella architettura della CPU?
Grazie a chiunque possa rispondermi!