Originariamente inviato da Ren (Messaggio 29104909)

Ricordo che con il passaggio a 32nm debutteranno le T-RAM (thyristor random-access memory), un tipo di memoria scelta da AMD in sostituzione della Z-RAM che promette densità 4 volte superiori alla attuali tecnologie.
E' probabile, ma non certo che Bulldozer adotterà questa tecnologia in sostituzione della cache ordinaria.

Originariamente inviato da checo (Messaggio 29105885)

bel topic!
2 cose

1- deluso da quel che sarà fusion, detta così sembra solo gpu+cpu come fa intel, io immaginavo più un approccio alla cell.

Originariamente inviato da bjt2 (Messaggio 29060131)

Per quanto riguarda il core buldozer... Se le voci che girano sono esatte, quel reverse hyperthreading di cui si vociferava dovrebbe essere il seguente: le unità FP sono sempre a 128 bit, ma due (o più) core fisici condividono le unità intere e FP nel senso che entrambi i core possono utilizzarle. Questo perchè nelle precedenti architetture si è visto che le unità sono sottoutilizzate. Una istruzione a 256 bit è sempre spezzata in 2 a 128 bit, ma essendoci più unità intere e FP (anche se in comune) se non sono tutte utilizzate, le due parti a 128 bit possono essere eseguite in parallelo.

Originariamente inviato da checo (Messaggio 29107316)

che cpu e gpu siano sullo stesso chip o meno poco cambia per me finchè rimangono due cose distinte,

Originariamente inviato da capitan_crasy (Messaggio 29107831)

E perchè?

Senza il software in grado di utilizzare le GPU per i calcoli generici, core GPU separato o unito nel core X86, la situazione non cambia...

Originariamente inviato da checo (Messaggio 29108260)

appunto unito o separato non cambia se rimane comunque indipendente

Originariamente inviato da capitan_crasy (Messaggio 29099848)

Jim Doran (senior vice presidente e general manager della Fab 1 di Globalfoundries) conferma che il processo produttivo a 32nm con tecnologia SOI e HKMG (high-K metal gate) entrerà in fase di produzioni in volumi nella seconda parte del 2010.
Attualmente i test sulle produzioni di SRAM da 24Mb (più veloci del 50% se paragonati con la produzione a 45nm) hanno una resa del 50%, ma entro fine anno dovrebbe raggiungere la resa massima; inoltre con il brevetto proprietario APM (Automated Precision Manufacturing) i difetti di produzione sono eccezionalmente ridotti al minimo.
In linea generale questa notizia non cambia i tempi sull' uscita di Bulldozer prevista sempre per il 2011, ma conferma l'utilizzo del HKMG sul 32nm SOI.

Clicca qui...

Originariamente inviato da Severnaya (Messaggio 29114653)

è plausibile pensare che vi siano già dei sample funzionanti???

Originariamente inviato da Pihippo (Messaggio 29116245)

Ciao a tutti.
Sperando non sia old.

http://www.freepatentsonline.com/7565513.pdf

Qui c'è un hint su come bulldozer potrebbe avere una FPU configurabile che a secondo al carico di lavoro aggiusta la sua ampiezza.
Dagli schemini non c'ho capito nulla. :D

Originariamente inviato da bjt2 (Messaggio 29118196)

Il brevetto è per una FPU a risparmio energetico. La pipeline dell'esempio è del K10, quindi è possibile che sia implementata nei Deneb. E' un procedimento molto generico che consente di avere un modo a piena precisione, nell'esempio a 128 bit, o a precisione ridotta, nell'esempio 64 bit, più lento ma meno esoso in termini di comsumo...

Originariamente inviato da Ren (Messaggio 29121002)

BJT è possibile differenziare il clock della pipeline FP dei processori AMD ?
Avevo in mente un meccanismo simile al Pentium 4, data la natura indipendente della FP pipeline, nonché la sua lunghezza superiore in stadi...

ps. non mi riferisco al brevetto, ma in generale.

Originariamente inviato da Pihippo (Messaggio 29120665)

Ciao.
Quindi è possbile che bulldozer implementiuna tecnica simile per le AVX, ovvero, da quello che ho capito, potrebbe avere una FPU con datapath a 256bit o 128x2 in modo che in assenza di vettori a 256bit possa operare come se fossero 2 pipeline con datapath a 128bit, quindi potendo assistere i due cluster di alu poste in ogni core, Sbaglio?

Originariamente inviato da Ren (Messaggio 29121002)

BJT è possibile differenziare il clock della pipeline FP dei processori AMD ?
Avevo in mente un meccanismo simile al Pentium 4, data la natura indipendente della FP pipeline, nonché la sua lunghezza superiore in stadi...

ps. non mi riferisco al brevetto, ma in generale.