[Thread Ufficiale] AMD RYZEN AM5 ZEN4

[kean3d]

edit: double post

[kean3d]

Originariamente inviato da irlo

ciao, mi sono accorto da cpu z di avere le ram impostate a 1:30, come le setto la 1:1? IF cosa sarebbe? grazie per l'aiuto!

Su AM5 l'FCLK (IF) è impostato di norma a 1:3,
quindi con ram ddr5-6000 sta a 2000, è giusto.

è il principale collo di bottiglia salendo ulteriormente con le ram,
ovvero se setti le ram a 6400 (controller permettendo, ma ormai si può fare
abbastanza tranquillamente)
restando con fclk 2000 il guadagno sarà basso; (latenza a parte)

salendo con fclk si guadagna proporzionalmente bandwidth,
senza per forza mantenere il rapporto 1:3,
ma, ram 6400 e if 2133 è un ottimo sweet spot,
oltre è difficile andare per entrambi attualmente.

[paolo.oliva2]

Le APU AMD Ryzen 7 8700F e Ryzen 5 8400F “iGPU-Less” vedranno il lancio globale del fai-da-te, previsti prezzi più bassi

https://wccftech-com.translate.goog/...t&_x_tr_pto=sc

AMD ha recentemente introdotto le sue APU Ryzen 7 8700F e Ryzen 5 8400F in Cina . Successivamente è stato confermato che queste APU sarebbero destinate ai mercati globali, ma erano limitate agli OEM . Bene, sembra che AMD stia cambiando la sua decisione di mantenerli limitati agli OEM e ora stia pianificando un lancio fai-da-te, offrendo agli utenti AM5 più opzioni nel segmento mainstream e budget.
Sebbene i prezzi ufficiali per il lancio fai-da-te non siano stati ancora resi noti, possiamo aspettarci che i due modelli costeranno meno degli SKU "G". Il Ryzen 7 8700G viene venduto al dettaglio per $ 329 US, quindi possiamo aspettarci $ 299 US per il Ryzen 7 8700F mentre il Ryzen 5 8500G viene venduto al dettaglio per $ 179 US, quindi possiamo aspettarci $ 149 US per il Ryzen 5 8400F.

Secondo me AMD fa la furba

Prima la commercializzazione solamente per la Cina, e ci può stare considerando X% fallati il volume solamente per un mercato può essere sufficiente... poi scappa fuori anche per OEM, ora per tutto il mondo... possibile che AMD abbia così tanti proci fallati? OK che lo fa anche Intel, ma Intel smolla un sacco di volume agli OEM, e gli OEM non assemblano CPU F (mi pare), quindi è ovvio che Intel abbia un notevole volume di CPU F.

A me viene da pensare ad un 8700F non fallato ma nativo senza iGPU, riduci del 10% il listino ma con ~-50% di area.

[paolo.oliva2]

Originariamente inviato da ninja750

dopo i problemi di stabilità rilevati da alcuni possessori di 14900K, Asus rilascia un bios che adesso contiene un preset <intel baseline profile>, in pratica il default di asus (come già si sapeva, lo facevano anche in passato quando ho toccato con mano haswell) era già un lieve OC sui vari PL, impostato in questo modo mediamente perde l'8%

https://videocardz.com/newz/intel-ba...-auto-settings

visto che le recensioni del 14900k i più le hanno fatte con mobo asus vedi TPU:

https://www.techpowerup.com/review/intel-core-i9-14900k

è possibile che la differenza con amd sia maggiore di quella recensita?

La perdita prestazionale non pare significativa, ma pare che oltre a questo problema ci sia anche un deterioramento molto precoce della cpu, e questo sarebbe un grosso problema (per Intel).

Sicuramente perdere una piccola parte di fps è di gran lunga preferibile al crash continuo con alcuni giochi, nessuno ne discuterà. E poi ci sono anche i problemi segnalati con il degrado attorno a questi problemi prestazionali - con le CPU Core i9 interessate che apparentemente peggiorano col passare del tempo causando arresti anomali, secondo alcuni rapporti.

Read more: https://www-tweaktown-com.translate....t&_x_tr_pto=sc

[paolo.oliva2]

Ho beccato sto articolo cinese che sarebbe di economia più che di tecnica... ma riporta cose interessanti.

https://money-udn-com.translate.goog...t&_x_tr_pto=sc

Supermicro Zen 5 sarà spedito nella seconda metà dell'anno, chipset all-in-one Xiangshuo, grande ordine USB 4

AMD dovrebbe lanciare quest'anno la piattaforma del processore Zen 5 costruita su una nuova architettura al COMPUTEX. Il processore desktop Granite Ridge Ryzen serie 9000 dovrebbe essere rilasciato per la prima volta. Il chip core del processore (CCD) utilizza 4 nanometri di TSMC metri di chip, il piccolo chip I/O core (cIOD) utilizza 6 nanometri.

Non c'è più da sperare in chiplet a 3nm?

Tra questi, questa volta anche l'OEM del chipset è preso esclusivamente da Xiangshuo, e tutti i chipset di fascia alta, alta e bassa saranno progettati e prodotti da Xiangshuo, che è diventato uno dei motivi principali per cui le operazioni di Xiangshuo hanno iniziato ad aumentare gradualmente quest’anno. Esperti del settore hanno sottolineato che il chipset della serie 800 di Super Micro rilascerà quattro chip, vale a dire l'X870E e l'X870 di fascia alta, il B850 mainstream e il B840 entry-level appena lanciato.

Vale la pena notare che, a causa dell'effetto AI PC, il tasso di penetrazione di USB 4 continuerà ad aumentare e diventerà la corrente principale del mercato. Pertanto, AMD incaricherà Xiangshuo di fornire un ulteriore master USB 4 oltre a chipset questa volta. End IC, che equivale a ciascun PC che trasporta da 2 a 3 chip Xiangshuo in più rispetto a prima.

Praticamente presentazione e lancio di Zen5 al computex, e disponibilità a seguire.

[irlo]

Originariamente inviato da kean3d

Su AM5 l'FCLK (IF) è impostato di norma a 1:3,
quindi con ram ddr5-6000 sta a 2000, è giusto.

è il principale collo di bottiglia salendo ulteriormente con le ram,
ovvero se setti le ram a 6400 (controller permettendo, ma ormai si può fare
abbastanza tranquillamente)
restando con fclk 2000 il guadagno sarà basso; (latenza a parte)

salendo con fclk si guadagna proporzionalmente bandwidth,
senza per forza mantenere il rapporto 1:3,
ma, ram 6400 e if 2133 è un ottimo sweet spot,
oltre è difficile andare per entrambi attualmente.

grazie mille per la spiegazione, allora lascerò tutto così che mi sembra corretto.

ps: ho una curiosità: da expo1 (che ho attivo ora) e expo2, cosa cambia? quale consigliate di utilizzare? adesso ho expo1, 6000mhz cl30/36/36, con expo2 quale sarebbe la differenza? grazie ancora, scusate sono un pò nabbo

[paolo.oliva2]

https://wccftech-com.translate.goog/...t&_x_tr_pto=sc

APU AMD Strix Point “Ryzen 9” con 12 core Zen 5, 24 MB di cache L3 individuati, punteggio multi-core impressionante nonostante il clock ES da 1,4 GHz

L'APU AMD Strix Point "Ryzen 9" è elencata con un core clock di 2,00 GHz, ma il file di registro mostra che il chip ha raggiunto solo velocità di clock fino a 1,4 GHz, il che non riflette in alcun modo il modello finale. Questi sono i primissimi clock ES e dovremmo aspettarci che il chip arrivi fino a 5 GHz o oltre quando verrà presentato il silicio finale. Detto questo, il chip ha ottenuto 1217 punti in single-core e ben 8016 punti nel test CPU multi-core.
Per fare un confronto, l'AMD Ryzen 9 8845HS con 8 core Zen 4 attualmente ottiene circa 12.000 punti e il chip funziona con velocità di clock fino a 5,2 GHz. Quindi 12 core Zen 5 che funzionano a velocità di clock simili dovrebbero fornire alcuni enormi miglioramenti multi-thread e possiamo anche aspettarci grandi guadagni a thread singolo.

E questo è il chiplet ibrido che verrà commercializzato a 28W

Per cominciare, l'APU AMD Strix Point "Ryzen 9" dispone di un totale di 12 core basati sull'architettura Zen 5 core con 24 thread. Questa è la configurazione più veloce che vedremo per gli SKU Strix Point (1). Il chip è elencato con 16 MB di cache L3 e 1 MB di cache L2, ma sappiamo che esiste un mix di core Zen 5 e Zen 5C, il che significa che questo è solo il numero di core Zen 5 (classico) elencati. Il chip stesso dovrebbe contenere un totale di 24 MB di cache L3.

Sulla base di quanto sopra, i rumor di un 9950X +46% sul 7950X parrebbero realistici...

Considerando che i TDP di Zen5 non saranno superiori a quelli di Zen4, qualunque sarà la percentuale dell'aumento prestazionale, questa rifletterà pari pari l'aumento d'efficienza. Cioè se un 9950X performerà +46% sul 7950X, vorrà anche dire che anche avesse 230W come il 7950X, comunque risulterebbe più efficiente del 46%. Considerando che un 7900 liscio a 65W mi pare sia più efficiente del 40% rispetto a quelli settati a 230W, con +46% un 9950X a 230W (se confermato +46%) risulterebbe più efficiente di un attuale Zen4 liscio.
OVVIAMENTE sono rumor, ma sono "rumor" comunque pilotati e "concessi" da AMD, per creare hype. In questo scenario, come metodologia e come scenario storico AMD deve stare attenta a non creare una aspettativa superiore perchè questa si tradurrebbe in delusione, quindi è lecito attendersi che i risultati dei bench attuali siano in linea (ALMENO) con quanto ottenibile con PBO attivo/CO e simili.
Fortuna che manca quasi 1 mese al 3 giugno Computex, quando tutto sarà ufficializzato.

[Gyammy85]

Originariamente inviato da paolo.oliva2

Le APU AMD Ryzen 7 8700F e Ryzen 5 8400F “iGPU-Less” vedranno il lancio globale del fai-da-te, previsti prezzi più bassi

https://wccftech-com.translate.goog/...t&_x_tr_pto=sc



Secondo me AMD fa la furba

Prima la commercializzazione solamente per la Cina, e ci può stare considerando X% fallati il volume solamente per un mercato può essere sufficiente... poi scappa fuori anche per OEM, ora per tutto il mondo... possibile che AMD abbia così tanti proci fallati? OK che lo fa anche Intel, ma Intel smolla un sacco di volume agli OEM, e gli OEM non assemblano CPU F (mi pare), quindi è ovvio che Intel abbia un notevole volume di CPU F.

A me viene da pensare ad un 8700F non fallato ma nativo senza iGPU, riduci del 10% il listino ma con ~-50% di area.

La cosa che non capisco è se siano privi totalmente di grafica o abbiano le 2 CU RDNA2 come i 7000

[Gyammy85]

Originariamente inviato da paolo.oliva2

https://wccftech-com.translate.goog/...t&_x_tr_pto=sc

APU AMD Strix Point “Ryzen 9” con 12 core Zen 5, 24 MB di cache L3 individuati, punteggio multi-core impressionante nonostante il clock ES da 1,4 GHz



E questo è il chiplet ibrido che verrà commercializzato a 28W



Sulla base di quanto sopra, i rumor di un 9950X +46% sul 7950X parrebbero realistici...

Considerando che i TDP di Zen5 non saranno superiori a quelli di Zen4, qualunque sarà la percentuale dell'aumento prestazionale, questa rifletterà pari pari l'aumento d'efficienza. Cioè se un 9950X performerà +46% sul 7950X, vorrà anche dire che anche avesse 230W come il 7950X, comunque risulterebbe più efficiente del 46%. Considerando che un 7900 liscio a 65W mi pare sia più efficiente del 40% rispetto a quelli settati a 230W, con +46% un 9950X a 230W (se confermato +46%) risulterebbe più efficiente di un attuale Zen4 liscio.
OVVIAMENTE sono rumor, ma sono "rumor" comunque pilotati e "concessi" da AMD, per creare hype. In questo scenario, come metodologia e come scenario storico AMD deve stare attenta a non creare una aspettativa superiore perchè questa si tradurrebbe in delusione, quindi è lecito attendersi che i risultati dei bench attuali siano in linea (ALMENO) con quanto ottenibile con PBO attivo/CO e simili.
Fortuna che manca quasi 1 mese al 3 giugno Computex, quando tutto sarà ufficializzato.

Sicuramente ci sono errori di lettura, pure il fatto 12 core e 12 thread, 1,4 ghz non è possibile

[paolo.oliva2]

Originariamente inviato da Gyammy85

Sicuramente ci sono errori di lettura, pure il fatto 12 core e 12 thread, 1,4 ghz non è possibile

Questo è quanto rilevato, che poi lì sarebbe 15TH... ma sono ES, con bios ES, work around sia nella CPU che nel BIOS, e tanto altro. Tra l'altro essendo un ibrido, può darsi che in quel test abbiano disattivato (o attivato) solo i core normali o i C o viceversa. A 1,4GHz è praticamente indifferente la prestazione dei core "normali" vs quelli C.

Comunque è lo stesso ES rilevato a gennaio... sono frequenze da primi ES

Sono 12 core 24TH, in quanto Zen5C e Zen5 hanno sempre 2 TH. Può darsi che hanno benchato disabilitando l'SMT... e abbiano scritto 12 core 12 TH per quello.

Comunque sono sempre "rumor" PERMESSI, VOLUTI e GESTITI da AMD stessa, ovviamente.

Se noti, è pur sempre lo stesso iter di sempre... in primis vengono postati rumor a PAROLE su quello che sarebbe l'incremento IPC e frequenze finali, dove ovviamente comincia la lotta perchè una parte giudica i rumor affidabili e dall'altra il solito affanno nel screditarli e ridurli al canonico +10% (perchè meno ancora non sarebbe credibile come salto architetturale).
Ed è così per del tempo, poi saltano fuori i risultati dei bench (ma senza screen) a cui segue la stessa cosa descritta sopra.
Poi quando salteranno fuori gli screenshot, la guerra sarà nel considerarli tarocchi o meno...

Mi pare che non ci siano dubbi sul fatto che quanto postato sia pilotato da AMD, perchè chi viola l'NDA rischia grosso e nessuno rischia per non ottenere NULLA.
La fuga di notizie permessa da AMD serve per aumentare l'interesse su Zen5/AM5 prima della presentazione, ma deve essere bilanciata sulle effettive prestazioni, perchè se più alte, provocherebbe una delusione che avrebbe risultati controproducenti.

Quello che voglio dire, è che SE il rumor è vero, cioè che è AMD che ha permesso di postare che un 9950X performa +46% su un 7950X, a mio parere il +46% sarebbe ottenibile, magari non a def ma con PBO attivo e CO affinato, ma certamente AMD NON PUO' rimanere immobile su un'info +46% se nella realtà fosse inferiore.
Rendiamoci anche conto che se il rumor NON FOSSE VERO e quindi +46% troppo alto, AMD sarebbe comunque intervenuta "raddrizzandolo", cioè con altri "rumor" affidabili, quindi che AMD non sia intervenuta già a 1 settimana dalla diffusione, a mio parere è implicitamente un punto a favore.
Rendiamoci conto che oggi come oggi, se parliamo di un incremento IPC per Zen5 tra +10%/+15%, anche aggiungendo il rumor dei +200MHz di frequenza massima, non arriveremmo nemmeno ad un +20% complessivo su Zen4... mi pare stra-ovvio che AMD non può pensare che l'informazione +46% non causi un'enorme delusione se il finale fosse <+20%.
Poi tutto andrà verificato, ovviamente, ma certamente il risultato finale lo vedo MOLTO MA MOLTO DI PIU' verso il +46% che verso <+20%.

[paolo.oliva2]

Originariamente inviato da Gyammy85

La cosa che non capisco è se siano privi totalmente di grafica o abbiano le 2 CU RDNA2 come i 7000

Dovrebbero avere l'iGPU totalmente disattivata... in fin dei conti la iGPU è da 2CU o 12CU o 16CU o 40CU, non è una 2CU + altri CU.

[paolo.oliva2]

https://www.hwupgrade.it/news/cpu/le...te_126550.html

Prosegue la disponibilità da parte degli OEM di rendere disponibile l'aggiornamento BIOS per il supporto a Zen5.

Gigabyte segue Asus e MSI.

Gigabyte rileva il nome delle prox CPU Ryzen 9000.

Viene sempre più confermata l'idea che il 3 giugno, al Computex, AMD (Lisa Su) annuncerà Zen5 al keynote, a cui seguirà la distribuzione per una completa disponibilità commerciale per il 1° luglio. E' molto condivisibile considerando che è certo che AMD abbia iniziato la produzione in volumi di Zen5 entro fine gennaio/inizi febbraio 2024, il che vorrebbe dire ben 5 mesi di produzione in volumi per una commercializzazione a luglio 2024 (parcondicio, se ad AMD non fossero sufficienti 5 mesi, Intel con una produzione 3X almeno quella AMD, vorrebbe dire più tempo di AMD. Le FAB Intel predisposte per Intel 2 è solamente 1, l'altra, negli USA, sarà operativa nel 2027, e l'iGPU è prodotta nella FAB TSMC, probabilmente la stessa dove AMD produce Zen 5 4nm).

[ionet]

EPYC 4004 su AM5?
sono rumor ma se fosse vero a che pro?

forse sara' compatibile con le MB attuali previo aggiornamento bios, ma forse servira' un chipset nuovo, nell'ultima eventualita' speriamo almeno portano finalmente il quad channel anche alle piattaforme mainstream

https://videocardz.com/newz/amd-repo...for-am5-socket

[paolo.oliva2]

Originariamente inviato da ionet

EPYC 4004 su AM5?
sono rumor ma se fosse vero a che pro?

forse sara' compatibile con le MB attuali previo aggiornamento bios, ma forse servira' un chipset nuovo, nell'ultima eventualita' speriamo almeno portano finalmente il quad channel anche alle piattaforme mainstream

https://videocardz.com/newz/amd-repo...for-am5-socket

Non ci sarebbe bisogno di un nuovo chip-set, fermo restando ovviamente che abbia le medesime linee PCI di Zen4 AM5.

Ovviamente la compatibilità AM5 è data dalla piedinatura AM5... il discorso del core-count/double-channel ovviamente è relativo... cioè, siamo in AM5 e arriveremo a DDR5 10.000 Expo (il che grossolanamente corrisponderebbe ad un quad-channel DDR5 5000)... poi siamo in 230W massimi... X96 Zen4 e X128 ZenC mi pare siano sui 350W, quindi per rimanere dentro ai 230W avranno frequenze inferiori e di qui esigenze di banda inferiori (tra l'altro parlano anche di L3 3D, che in questo caso certamente non servirebbe per gli FPS ma per aiutare la banda).

Con un po' di fantasia, se guardiamo gli ultimi rumor Intel, parlano di core senza SMT, ed anche di soluzioni senza core P ma solamente core E, ed ovviamente in gran numero.

Le soluzioni AMD, al momento, sarebbero o APU X16/32TH con una iGPU da 40CU, oppure i classici 2 chiplet X8/16TH + iGPU 2CU... quindi in ambedue i casi massimo che potrebbe fare è un X24/48TH ibrido.

Ho letto dei rumor su Intel di X40... per AMD sarebbe un l'avere una o due nanometrie di vantaggio e ritrovarsi in inferiorità core-count con Intel... anche perchè poi Intel lato marketing non è certamente idiota come AMD...

Secondo me l'Epyc 4004 AM5 altro non sarebbe che un 7950X con un IOD non limitato a 2 chiplet, e quindi con la possibilità di aumentare il core-count aumentando il chiplet-count, che sia Zen4 o Zen4C ma anche ibrido, volendo.
Certo non sarebbe una CPU da game... ma bisognerebbe vedere la risposta anche con l'IA (tramite VGA esterna e non NPU nella CPU) e comunque pure in MT, perchè comunque con software che possono utilizzare più di 16 core, in 230W ci puoi far stare un X64 a 2,5GHz tranquillamente, che virtualmente corrisponderebbe ad un 7950X a 10GHz...

-------------
A memoria, quando avevo il 1920X X12 Threadripper, questo lavorava in quad-channel, ma ricordo che poteva lavorare anche in double-channel (pure in 3-channel)... I canali verso la DDR vengono gestiti da MC nell'IOD... ed ovviamente in AM5 ci sono 2 chiplet per 1 MC, mentre in EPYC con il dodeca-channel di sono 12 chiplet e 6 MC nell'IOD.
Se non è cambiato nulla dal mio 1920X Threadripper, virtualmente anche un Epyc X96 potrebbe funzionare con un double-channel, perchè comunque le varie L3 a chiplet sono comunicanti attraverso l'IF. Quindi se un 4 chiplet lo mcollego ad un double-channel, avrò 2 chiplet che non sono collegati alla DDR tramite MC, ma comunque le chiamate alla DDR verrebbero assolte dalla IF/L3 tramite la L3 degli altri chiplet collegata all'MC e DDR. Ovviamente la banda è dimezzata e nessuno lo farà mai (in Epyc). Però, in AM5, se la L3 3D raddoppia o quadruplica la banda, uso DDR5 10.000 EXPO che in ambito Server non ci sono in quanto Jedec, diminuisco la frequenza finale core... che3 sia una sciupio di silicio non lo metto in dubbio, ma sicuramente ne verrebbe fuori un monumento all'efficienza. Poi l'appetibilità o meno lo fa il prezzo. Certo che se vendi un X96 4004 a 1000€ in AM5, foss'anche 2,5GHz max, con 12 L3 3D 64MB a chiplet, io un pensiero lo farei.

[kean3d]

Originariamente inviato da irlo

grazie mille per la spiegazione, allora lascerò tutto così che mi sembra corretto.

ps: ho una curiosità: da expo1 (che ho attivo ora) e expo2, cosa cambia? quale consigliate di utilizzare? adesso ho expo1, 6000mhz cl30/36/36, con expo2 quale sarebbe la differenza? grazie ancora, scusate sono un pò nabbo

Guarda anche solo con un programma tipo CPU-Z alla voce SPD, ti dice tutto.
In genere EXPO2 puo' essere un settaggio a 5600mhz, oppure sempre 6000 ma con sub-timings piu tirati/rilassati

[wulff73]

Originariamente inviato da Gyammy85

Sicuramente ci sono errori di lettura, pure il fatto 12 core e 12 thread, 1,4 ghz non è possibile

Si, è strano visto che Strix Point dovrebbe essere visto come un 4+8 (P+E per intenderci), almeno così si evince dai rumor qui sotto:

[ionet]

Originariamente inviato da paolo.oliva2

...

se devono riprogettare l'I/O die allora possono pure aggiungere qualcosa, forse una NPU, piu' linee pciex, il quad channel o supporto a piu' core etc
ma si scontra sempre con i limiti della piattaforma, magari mancano i piedini per gestire molte cose desiderate, cioe' basta un I/O die e un package con le interconnessioni interne/esterne, MB riprogettate per ottenere tutto cio'

forse gli rimane piu' facile semplificare l'attuale piattaforma EPYC con una versione piu' economica..

probabilmente questo 4004 e' una variante pro per piattaforma mainstream, poco piu' di un rebrand dell'attuale offerta desktop
al massimo possono montare i die cache su entrambi i chiplet, giusto per differenziare un minimo

[paolo.oliva2]

Originariamente inviato da ionet

se devono riprogettare l'I/O die allora possono pure aggiungere qualcosa, forse una NPU, piu' linee pciex, il quad channel o supporto a piu' core etc
ma si scontra sempre con i limiti della piattaforma, magari mancano i piedini per gestire molte cose desiderate, cioe' basta un I/O die e un package con le interconnessioni interne/esterne, MB riprogettate per ottenere tutto cio'

forse gli rimane piu' facile semplificare l'attuale piattaforma EPYC con una versione piu' economica..

probabilmente questo 4004 e' una variante pro per piattaforma mainstream, poco piu' di un rebrand dell'attuale offerta desktop
al massimo possono montare i die cache su entrambi i chiplet, giusto per differenziare un minimo

Per cambiare il core-count possono agire su più modi... non è una prerogativa/limite in sè del socket AM5.

Faccio un esempio.... se l'IOD del package Zen4/Zen5 prevede 2 chiplet, non è che sei fermo a max X16 (2 * X8), puoi portare il chiplet a X16 (esempio tutti core C) lo puoi portare ibrido a X12, lo puoi portare pure a X32 impilando un altro chiplet sul chiplet...

Il limite reale, secondo me, è l'effettivo bilanciamento tra tutto...
esempio, se un X16 Zen4 non ha colli di bottiglia con un double channel DDR5 5000, un X32 Zen4 con double channel DDR5 10000 risulterebbe avere lo stesso bilanciamento, perchè 2X core ma anche 2X banda DDR.

E' ovvio che se fai un X64 lo stesso bilanciamento lo otterresti con un double-channel DDR5 20.000, che non esiste... ma a sto punto bisogna vedere le frequenze di funzionamento, perchè la banda richiesta è in base al n° core * frequenza... cioè 32 core a 5GHz vs 64 core a 5GHz vuol dire una banda necessaria doppia, ma 32 core a 5GHz vs 64 core a 3GHz, non ci sarebbe una differenza di banda enorme... specie poi se opti per una L3 3D.

-------------------------

Da quello che ho visto, un 7800X3D con DDR5 4800 vs DDR5 6000, non cambia praticamente una mazza, e poi parliamo di FPS in game, in MT differenza zero.
Secondo me anche un X32 con L3 3D su ciascun chiplet, potrebbero funzionare a 5GHz con un double channel DDR5 6000 senza colli di bottiglia di banda, specie se la predizione è buona.

------------------------

Il socket in sè non ha un limite suo di core... il socket si cambia quando cambi il tipo di DDR e ovviamente un socket creato double-channel non può cambiare in quand-channel, perchè dal package CPU partono i pin verso le DDR, ma non partono dal core o dal chiplet, partono dall'IOD perchè è lì che c'è l'MC.
Una volta che fai l'IOD con 1 MC e quindi double-channel, il socket è double-channel (AM5). Quello decide i limiti di collegamento package CPU <---> DDR, ma nel package CPU non hai dei limiti in sè al numero max di core... ma hai ovviamente dei limiti perchè un double channel rimane un double channel...
(SECONDO ME) non sono un ingegnere CPU... però abbiamo esempi, AM3 da X4 a X6 (l'AM3+ non era per l'aumento dei core ma per i power-state e aumento di corrente derivante dal 45nm SOI low-k D0), ed AM4 X370 max X8 ma stessa mobo/socket con X12/X16 Zen2/Zen3 (e stesso socket per PCI4 da PCI3).

Virtualmente... facciamo finta che l'IF (tutte le L3 dei chiplet) <---> IOD oggi sia basata sul PCI5. Da IOD a DDR5 è e rimarrà sempre quella, ma l'interno del package CPU può cambiare velocità IF se si passasse a PCI6. Ora... se la L3 3D non la mettessimo sul chiplet ma sull'MC, avremmo tipo una cache L4 verso il double-channel... non ci sarebbe bisogno della L3 sui chiplet perchè se si raddoppiasse la banda inter-chiplet (PCI5 ---> PCI6) diminuirebbe il guadagno del raddoppio della L3.
Ma un qualcosa del genere AMD l'ha in progetto, perchè l'utilizzo delle LPDDR5X nel package CPU pare confermato anche su AM5, quindi la LPDDR5X non è da intendere come nel mobile cioè alternativa alle DDR5, ma aggiuntiva, e se aggiuntiva, visto che AMD è l'unica ad avere la condivisione indirizzi VGA/X86, risulterebbe come cache della iGPU ma anche come una L4 per la CPU. I rumor riportano lettura a 256bit negli APU, come? 256bit verso le LPDDR5X, oppure 256bit tipo quad-channel con 128 bit dalle DDR5 + 128 bit dalle LPDDR5X? Perchè se così (ma per me dovrebbe essere così), la banda la raddoppi, sia per core-count CPU che come CU iGPU, ed una 40CU per certo non la alimenti con un dual-channel.

[paolo.oliva2]

Individuate altre CPU AMD Zen 5 Strix Point: le note sulla patch di Linux suggeriscono fino a 64 modelli

https://www-tomshardware-com.transla...t&_x_tr_pto=sc

[quote]La tempistica di queste patch in prossimità dei risultati di Zen 5 Strix Point Geekbench scoperti ieri su Twitter aggiunge ancora più carburante alla speculazione secondo cui Zen 5 potrebbe arrivare prima piuttosto che dopo. ...Sulla base delle informazioni in nostro possesso , tuttavia, possiamo aspettarci miglioramenti significativi nelle prestazioni dell'intelligenza artificiale e delle prestazioni dell'iGPU grazie rispettivamente a XDNA 2 e RDNA 3+. Si prevede che XDNA 2 fornisca oltre 70 TOPS in termini di prestazioni IA, ovvero quasi il doppio dei 40 TOPS richiesti per i "PC AI di prossima generazione".

https://www-phoronix-com.translate.g...t&_x_tr_pto=sc

https://www-guru3d-com.translate.goo...t&_x_tr_pto=sc

Non comprendo questa "meraviglia".
AMD ha sempre riportato Zen5 nel 2° semestre 2024, ed il secondo semestre comincia il 1° luglio. Se poi si vuole intendere per 2° semestre l'ultimo trimestre, non è ciò che intende AMD.
Idem con patate Intel con Arrow, se Intel riporta nell'ultimo trimestre del 2024, non vuole dire 1° ottobre, ma potrebbe anche essere 31 dicembre.
Ovvio che poi se da una parte (AMD) posticipi di 3 mesi e dall'altra (Intel) anticipi di 3 mesi, crei una aspettativa di commercializzazione di entrambi alla pari o al più con una differenza di 1 mese che nella realtà non esiste.

E Asrock, MSI e Biostar offrono anch'esse il bios aggiornato ad Agesa 1.1.0.7 per il supporto a Zen5.

https://wccftech-com.translate.goog/...t&_x_tr_pto=sc

Messo così... i rumor riportano Zen5 commercializzato per il 1° luglio, ma onestamente con tutte le case produttrici di mobo che hanno distribuito il bios di supporto Zen5 in aprile con 1 mese di anticipo sulla presentazione del 3 giugno, mi fa anche sperare in una commercializzazione in giugno e non in luglio.

E questo è per la mia mobo.



è 1,6MB più grosso del precedente... sono curioso, l'ho scaricato e dopo lo installo. (è di una release superiore, perchè anche se Agesa 1.1.0.7, è PATCH A)

https://wccftech-com.translate.goog/...t&_x_tr_pto=sc

Nel frattempo, Biostar ha anche annunciato che tutte le sue schede madri AM5 hanno ricevuto il nuovissimo BIOS AGESA 1.1.7.0 Patch A che aggiunge il supporto per le stesse CPU desktop AMD Ryzen 9000 "Zen 5". Il comunicato stampa menziona che la famiglia di CPU di nuova generazione verrà rilasciata "imminentemente"

Cacchio, c'è da sperare che comincino le spedizioni in maggio per rendere possibile la commercializzazione subito dopo la presentazione.

[ionet]

altro test per Strix Point, questa volta a 2,3GHz
a meno della meta' di clock gia' ha messo dietro lo stato dell'arte precedente

https://wccftech.com/amd-strix-point...ix-hawk-point/

e' emerso anche un documento tecnico(se vero) dove si confermano le spec di Strix Point e Halo

https://videocardz.com/newz/amd-ryze...2mb-mall-cache